基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- MATLAB_电力系统建模与仿真 于群.pdf
- W25Q128存储字库LCD显示汉字
- Elmo公司驱动器软件手册
- GeoQuiz.zip 项目源码
- 汇编语言课程设计_电子闹钟
- 基于压缩感知的无线传感器网络定位算法.rar
- 最短路径算法导航（附C++代码）
- C#自动出题判分小程序
- graphics.h和graphics.lib
- 米联客FPGA 千兆以太网部分代码（1-2）
- Rxtx串口通信链接库及jar包32位64位
- 全国英语四级答题卡（新题型）.pdf
- LZZMLZZMLZZM
- 基于SpringMVC3+Spring3+Hibernate3+Freemarker+HTML5的开源项目jeecms
- wifimima.zip
- javaswing 打飞机小游戏
- VS2010下基于QT4.8.2开发的计算城市间最短路径程序，运用floyd算法和dijkstra算法
- 基于cyclone II驱动LCD1602的电子时钟设计
- mnist_all.mat
- junit4.9 jar包
- 用c++写的曲线拟合程序
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明