基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- Type3 用户手册(中文)
- RT-AC68U_380.70_0-X7.9.1-ks.trx
- 中文维基百科语料库（截止2019年2月20日）
- C++ 图形界面 实现文本编辑框输入同步显示到静态文本框
- .net租车管理系统源码
- java准确读取多音字的方法
- MATLAB-实用教程-课后习题答案 (1).docx
- 蓝牙开发demo
- 智能停车场管理系统之车位引导
- Java实现的websocket的完整例子
- Head First 面向对象分析与设计(中文版).pdf
- 树形分形matlab代码
- 机架动态路由实验室v-000-源码
- 关于gps漂移引起的ekf报错分析
- Oracle 12c从入门到精通(第二版).zip
- 用c++ 定义一个车(Vehicle)基类，有Run，Stop等成员函数，由此派生出自行车(bicycle)类，汽车(motorcar)
- 简单实例-在Unity中使用MVC框架
- 武汉大学gis地理工程实习
- android 定时自动上班手机打卡签到实例
- 格雷码生成程序
- DELL T3600/T5600/T7600 主板集成intel C600 Raid阵列驱动
- 基于图像增强的去雾算法代码
- Android Wifi使用Demo
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明