基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- python + opencv 人脸识别代码(可以跨平台运行，linux windows均可以)
- 可直接实现的2DPCA算法代码
- 模糊聚类python可执行完整代码
- SOGI二阶广义积分锁相环simulink仿真.mdl
- 9.4.2基于STM32f103的信号发生器+示波器.zip stm32
- org.modelgoon.plugin_4.4.1.jar
- 矩阵论 戴华 课后答案 研究生数学
- ABB PC Interface
- 黑苹果GT240显示驱动
- 中科院孙晓明老师-高级算法与设计考试题.txt
- 基于QT 点菜系统客户端程序
- GD32E230C8T6_4SPI_FLASH.rar
- 编译原理SLR(1)分析法实验
- source insight sublime text 颜色配置文件
- ns2中文教程
- 8086微机原理与接口技术实验指导书及所有代码
- html 120个gif小动画
- asp简易作品 简单的ASP网站源码
- SCA（ServiceComponentArchitecture）编程模型入门
- PE系统-U盘重装系统必备
- blackberry-bold-9790.pdf
- 音乐网站音乐抓取.wmv
- 华林科纳总结出湿法刻蚀和干法刻蚀的优缺点
- 基于TypeScript(ES)+Angular+Ionic开发的一款APP前后台全套源代码.zip_ES240
- C#版远程桌面控制源码
- c# 递归实现zTree
- jdk-12_windows-x64_bin.zip
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明