基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- labelme.exe
- 基于 vue + tradingview定制化 的交易所 K线(免费)
- 飞行器六自由度建模仿真
- txt文档批量转excel
- 未来教育破解版
- 小波阈值图像去噪源代码
- Delphi之TClientSocket和TServerSocket进行TCP长连接通讯使用KeepAlive自动发送心跳包检测断网
- VisualAssist v10.9.2399.rar
- vc制作 屏幕软键盘.zip
- Session 和 Cookie 的区别.md
- Software Defined Radio.zip_zip压缩包
- 汇编-第一课(调试命令).pdf
- 中国金融集成电路（IC）卡规范 PBOC规范大全V2.0-V3.0
- 基于SSH的校园图书馆系统的设计与实现
- 摄像机标定两篇经典论文（英文原版）
- 乐优商城最新SQL（包含spec_param等表和数据）
- commons-fileupload-1.3.2.jar和commons-io-2.5.jar
- BOM批量审核使用
- UNIX网络编程卷2：进程间通信（第2版）.pdf
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明