基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- 湿空气参数计算库
- GPS载波相位平滑伪距.2018_03_16
- 精通比特币(第二版) 带书签 含epub mobi pdf格式
- 计算语言学概论(pdf)
- FANUC二次开发实例源代码
- ECG检测QRS波、、、、、、
- 基于Android开发的2048小游戏毕业作品源代码、论文、PPT
- QByteArray_Uchar.C
- deepsoil软件介绍
- matlab编程实现有限元方法
- LinuxMP3播放器源码
- SerialAssistant.exe
- 小米8屏幕指纹版MIUI12twrp_twrp-3.5.0_10-0-equuleus-teamwin.img
- 汽车电子控制系统.ppt
- 汽机发电量计算.xls
- jdk-14.0.2_windows-x64_bin.zip
- 摄影测量空间后方交会 matlab编程
- LTE网规网优知识问答汇总(全集)
- ssm 项目试手留言板
- 3ds Max uvtools 3.0
- 组态软件自动门设计
- 基于spring websocket实现广播及点对点推送功能Demo
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明