基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- JPype1‑0.6.3‑cp37‑cp37m‑win_amd64.whl
- 中国各级行政区划shp图
- matlab 水准网平差程序
- flash人物动画
- 酒店客房信息管理系统+源码+设计报告
- 电子脉搏计（包含word文档和电路图）
- 计算机数学基础 完整中文版 清晰版 pdf
- 北大青鸟S2项目案例-论坛短消息
- win7（32位、64位）可用的USB转串口驱动（CH340系列）
- 反应釜cad图纸
- NSR-371母线保护技术和使用说明书_国网版
- 第2天的任务-源码
- UL 499：2017 Standard for Electric Heating Appliances - 完整英文版（182页）
- linux下启动和关闭tomcat命令.txt
- 360时间同步防止时间修改器.zip
- aJson：aJson是一个Arduino库，用于启用Arduino的JSON处理。 它使您可以轻松地直接从数据结构解码，创建，操作和编码JSON并将其编码到数据结构-源码
- linux can 应用测试程序
- 基于hibernate+spring+struts的学生选课系统
- wx_sample.zip
- 蚂蚁金服风控大赛代码
- pymol学习笔记
- 基于24位bmp位图的信息隐藏编程实例
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明