华南理工大学VHDL实验数码管与分频器

华南理工 VHDL 数码管分频器

（1）利用硬件描述语言设计分频器模块和七段显示码模块；（2）学习数码管驱动芯片74HC595的时序，请同学根据时序写出VHDL代码；（3）设计数据产生模块，每秒输出数字加1；（4）设计顶层文件，驱动数码管模块，使（3）产生数据显示在数码管上。

文件下载

评论信息

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明

华南理工大学VHDL实验数码管与分频器

文件下载

评论信息

其他资源

免责申明

个人信息

相关资源标签

热门下载

最新下载