只为小站
首页
域名查询
文件下载
登录
首页
计算机思科与网络课程设计
计算机思科与网络课程设计
上传者:
woshinigeno1
|
上传时间: 2019-12-21 21:56:19
|
文件大小: 16KB
|
文件类型: pkt
思科设计
思科与网络课程设计 组建校园局域网 总体要求: 校园网的建设是现代教育发展的必然趋势,建设校园网不仅能够更加合理有效地利用学校现有的各种资源,而且为学校未来的不断发展奠定了基础,使之能够适合信息时代的要求。校园网络的建设及其与Internet的互联,已经成为教育领域信息化建设的当务之急。假设学校有100台计算机,请规划各个部门,便于管理。
文件下载
立即下载
评论信息
其他资源
4412 GPIO驱动程序、蜂鸣器实现音乐播放、按键中断驱动代码
TDC-GP22的研究
基于LMI的输出反馈H_控制及其仿真 论文及代码
基于simulink的永磁同步风电系统仿真
JAVA项目实战-SSM框架Spring4实战教程
TXT文本里关键字检索
贝叶斯应用案例测试集及源码
Artificial Intelligence with Python 无水印pdf
cpucores.zip
6.2设置CAD绘图环境.zip
Static compressive strength prediction of open-hole structure based on non-linear shear behavior and micro-mechanics
Improved Adaptive Kalman Filter With Unknown Process Noise Covariance
Discuz西瓜微信的登录插件.rar
shep:用于使用AWS API Gateway和Lambda构建JavaScript应用程序的框架-源码
Flash actionscript作客户端,java作服务器 编写的C/S聊天demo源代码.zip
mysql数据库家教系统
小程序实现map搜索/定位/检索/天气/路线规划
mysql导出文件
android猜拳游戏.zip
电脑销售管理系统(小企业管理)
Unity3D RPG角色扮演游戏 源代码(下)
软件需求工程1-5 骆斌
Package Control
给予模糊控制单片机温度控制
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
热门下载
STM32F4时钟触发ADC双通道采样DMA传输进行FFT+测频率+采样频率可变+显示波形
中小型企业网络建设.pkt
2019年秋招—华为硬件工程师笔试题目.pdf
Android大作业——网上购物APP(一定是你想要的)
上帝之眼和拾荒者.rar
Keil5安装包
多目标优化算法(四)NSGA3的代码(python3.6)
东南大学英语技术写作慕课所有答案
多目标微粒子群算法MOPSO MATLAB代码
股票价格预测-LSTM-TCN-GBDT:使用四种算法(LSTM,TCN,GRU,GBDT)进行股票价格的预测和预测结果的检验。有四种算法(LSTM,TCN,GRU,GBDT)用于预测股价并检验预测结果-源码
copula程序及算法.zip
RentingSystem.rar
elsevier 爱思唯尔 系列期刊的word模板,template,单栏,双栏
【SystemVerilog】路科验证V2学习笔记(全600页).pdf
长江流域shp.zip
最新下载
嵌入式Linux用户态操作GPIO接口代码和测试程序
STM32入门教程资料.rar
efilm注册机支持3.0到4.1
三菱Q系列与FANUC发那科CC-LINK通讯案例
XTP库文件 编译远控源码必备
fragstats4.0
荔枝派nano汇总资料(uboot、主线Linux、buildroot及dl包、编译烧录工具、配置及烧录文件)
模拟万用表_labview_万用表模拟_万用表_万用表仿真_
GalaxyWaferMapEdit.zip
基于MIPS指令集的32位CPU设计与Verilog语言实现_多周期CPU