基于USB总线的PC机与FPGA通信系统设计
基于USB 总线的PC 机与FPGA 通信系统，采用IFCLK 输出内部时钟源的时钟信号，FLAGA-FLAGD
用于报告不同FIFO 状态。由FPGA 判断引脚电平高低决定何时向FIFO 读写数据。SLOE 作为输出使能，控制FIFO
数据端的输出控制。SLRD 是FIFO 读取数据控制端，在异步方式下，由FPGA 输出高低电平控制数据的读取。
文件下载
评论信息
其他资源
- 基于电导增量法的MPPT仿真模型
- camshift与kalman结合实现视频序列中目标的跟踪
- 亚像素边缘检测
- C#串口上位机界面。带缓冲区的
- 求最小凸包的gramham算法（c++）
- Android端的MySql服务器
- unity 好用易懂的摇杆插件 2017 unity可用
- osgEarth学习笔记
- 数字电子技术基础试题及答案(五套).pdf
- STM8Rs485通信历程
- 图像纹理特征提取程序
- gdal-2.2.4.tar.gz
- 防关联浏览器哪个好.rar
- eSight V300 维护宝典 07(hdx).zip
- Data Structure Homework in ZJU.rar
- 北京科技大学2019年《自然辩证》期末考试复习题（含答案）.pdf
- 东北大学用户界面测评实例
- nrf24L01双向通信程序（51单片机）
- 图书管理系统.rar
- Windows Server 2008 R2安装与管理
- 黑金FPGA教程（数学篇）
- Python 的PIL库，包含freetype
- flex中调用dll，测试可用
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明