基于USB总线的PC机与FPGA通信系统设计
基于USB 总线的PC 机与FPGA 通信系统，采用IFCLK 输出内部时钟源的时钟信号，FLAGA-FLAGD
用于报告不同FIFO 状态。由FPGA 判断引脚电平高低决定何时向FIFO 读写数据。SLOE 作为输出使能，控制FIFO
数据端的输出控制。SLRD 是FIFO 读取数据控制端，在异步方式下，由FPGA 输出高低电平控制数据的读取。
文件下载
评论信息
其他资源
- linecount3.7
- PSO版leach
- matlab版本频率估计
- sasl-0.2.1-cp37-cp37m-win_amd64.whl
- 多边形拓扑关系算法C++程序
- 大型ERP系统源码(WinForm)erp-001
- keil_STM32F1系列芯片支持包.rar
- E-cology 8.1注册机.rar 测试可用。。。
- 天牛须智能算法(BAS)加模糊神经网络对水质预测&离散模糊控制MATLAB程序.zip
- .net MVC网上书店源代码（完整版）
- 严蔚敏《数据结构(C语言版)超级全的资料 加历年各个学校的考研真题
- duilib + vlc 实现超高仿迅雷播放器
- BACnet协议中文版
- 二维广义S变换
- cartographer源码 +详细代码注释
- Stm32f103 c8t6 uart DMA传送 最新固件 STM32Cube_FW_F1_V1.6.0
- USG6000防火墙安全策略实验.zip
- 云计算领域顶会-附件资源
- 各类背景图片.zip
- DOS菜单系统（用C编写）
- Spring 4.1.3 API.高清完整chm
- 图像分割python实现代码
- java版坦克大战（eclipse）
- java web 博客
- 比较完整的网上论坛，使用的是C#写的ASP.Net网页编写的
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明