只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
数字时钟的实现(verilog版)
数字时钟的实现(verilog版)
上传者:
xiong0805044105
|
上传时间: 2019-12-21 22:03:59
|
文件大小: 14KB
|
文件类型: v
数字时钟
本代码是基于FPGA编写的,采用的开发语言是verilog语言,实现的是一个数字时钟:包括小时、分钟、秒,包括对数字时钟的时间调节等动能!
文件下载
立即下载
评论信息
其他资源
NAO机器人舞蹈 极乐净土
cat021报文解析——C++语言实现
CNN_classification_feature_extraction:PyTorch中的CNN模型用于分类和特征提取-源码
A星算法介绍
mybatis官方文档,中文版
在线考试系统
根据经纬度计算日出日落时间算法实现(C#)
stc89c51通过modbus协议与上位机通信
微机接口实验8086实现电子表
中央广播电视大学《 消费者权益保护法》期末总复习资料(含答案).pdf
小点游戏(记忆游戏).exe
汽车发动机的进排气系统.ppt
QT制作的时钟,动态展示
python3中文识别词库模型
matlab的excel批量数据处理范例
ERP实施全程指南(ERP实施时的参考资料)
GMSK基带调制解调的实现
STM32F407的FSMC工程模板,STM32F407的FSMC工程模板,可以直接使用
STM32生成二维码项目源码
2018-2023年中国芯片设计产业市场运营规模现状与行业发展现状分析报告(目录).doc
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
STM32F4时钟触发ADC双通道采样DMA传输进行FFT+测频率+采样频率可变+显示波形
安卓开发期末大作业----单词本(源码,任务书,大报告,apk文件)(基于andord studio)
大学生网页设计大作业-5个网页设计制作作品自己任选
java-spring-web-外文文献翻译40篇.zip
avantage 软件 xps 处理软件30天后不能使用问题
DS证据理论的MATLAB案例程序源代码
opcua服务器模拟器+opcua客户端工具.rar
Python+OpenCV实现行人检测(含配置说明)
大唐杯资料+题库(移动通信)
云视通扫描工具.zip
matlab机器人工具箱实现机械臂直线轨迹&圆弧轨迹规划
基于傅里叶算子的手势识别的完整源代码(Python实现,包含样本库)
故障诊断数据集及实现代码
基于LSTM模型的股票预测模型_python
基于OpenCV的车牌号码识别的Python代码(可直接运行)
最新下载
STM32G4 参考手册 中文版
ACIS CAD开发类库
ACIS--CAD开发类库
ACIS--CAD开发类库7
ACIS--CAD开发类库4
ACIS--CAD开发类库6
ACIS--CAD开发类库3
ACIS CAD开发类库2
ACIS CAD开发类库8
ACIS CAD开发类库9