只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
数字时钟的实现(verilog版)
数字时钟的实现(verilog版)
上传者:
xiong0805044105
|
上传时间: 2019-12-21 22:03:59
|
文件大小: 14KB
|
文件类型: v
数字时钟
本代码是基于FPGA编写的,采用的开发语言是verilog语言,实现的是一个数字时钟:包括小时、分钟、秒,包括对数字时钟的时间调节等动能!
文件下载
立即下载
评论信息
其他资源
超声波雾化换能片 原理图+pcb图+效果图
基于Qt5图形视图框架的俄罗斯方块
OpenEmu.app.zip
欧洲旅行实验代码(C++)
iic 四根线的 oled
医药销售管理系统 数据库课程设计
SecureCRT+注册机(win10可用)
meanshift分割算法的matlab实现,完整标准代码+中文注释
空间后方交会(基于MFC)
毕业设计ssm整合的火车票查询系统
电力巡检系统_原型+需求分析Html、vsd、docx文件材料等
企业费用管理系统
并联谐振电路simulink模型
Video Speed Controller-视频倍速播放.zip
北方交通大学硕士研究生入学考试结构力学大纲2005.pdf
5-mysql备份与恢复.docx
linux学习的经典书籍呀
CVTE软件类网申题目两套
同花顺日线文件解析
教学管理系统的设计
ios仿淘宝购物车demo
c++程序设计-刘振安书籍(含PPT)
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
IEEE33节点配电网Simulink模型.rar
vivado 破解 lisence(有效期到2037年) 下载
得到品控手册7.0.pdf
Matpower中文使用手册(原名《MATPOWER手册(中文版)》).rar
华为结构与材料工程师-知识点总结【by詹姆斯申易登】.pdf
RentingSystem.rar
Monet智能交通场景应用
校园网规划与设计和pkt文件
(推荐)小爱触屏音箱LX04_2.34.5-官改-(开发版)SP5
stm32f103+OLED12864+FFT音乐频谱(多种显示效果 提供原理图)
大学生网页设计大作业-5个网页设计制作作品自己任选
数据结构课后习题答案
长江流域shp.zip
2019综合测评仿真.zip
麻雀搜索算法(SSA)优化bp网络
最新下载
PHP5.6.40全套:WIN_(PHP5.6.40+Apache2.4.38+VC11)x64
Turbulence modeling for CFD
ibaPDA V8.3.1 2023.6 最新安装包
st7701_3线SPI初始化代码.zip
autojs手机端截图取色助手.apk
Asprise OCR 5.01 破解
rdpwrap.ini(适合10.0.19041.1949版本)
mysql 全国省市区三级联动表(2024.4最新)
SXD28335B固件开发包使用说明书.pdf
cisco思科GNS3路由镜像文件c3660-jk9o3s-mz.124-15.T14.bin