只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
数字时钟的实现(verilog版)
数字时钟的实现(verilog版)
上传者:
xiong0805044105
|
上传时间: 2019-12-21 22:03:59
|
文件大小: 14KB
|
文件类型: v
数字时钟
本代码是基于FPGA编写的,采用的开发语言是verilog语言,实现的是一个数字时钟:包括小时、分钟、秒,包括对数字时钟的时间调节等动能!
文件下载
立即下载
评论信息
其他资源
BILOG-MG (Version 3.0)
GBA图书仔2 0.9版
python做量化:一个简单的均线系统
Aspose.Pdf 17.7最新破解版,绝对可用
Unity&Shader;案例-热图
USB 2.0 cy7c68013芯片 Verilog代码
Multisim 三角波和方波 电路图+示波器显示
毕业生就业信息管理系统.zip
IKAnalyzer分词器源码+可直接使用jar包
OpenCV计算机视觉(第三版)所用图片资源
SQL2000绿色版(win7适用)
gridregression.py
Channel Coding of Weighted Probabilistic Model.pdf
websiteStuff:我的网站文章中使用的文件位于此处
gitblit-1.9.1.zip
STM32F4xx中文参考手册
图像旋转 裁剪
基于Linux的实现进程的信号量互斥申请
wap红包弹出框
模式识别 PCA
Programming 32-bit Microcontrollers in C Exploring the PIC32.Apr.2008
学生信息管理系统oracle jsp
基于ASP的自动文摘系统
使用Intelij开发工具设计Swing版计算机器
Y50-70/Y70-70 Clover 黑苹果安装的 U盘EFI
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
Spring相关的外文文献和翻译(含出处).zip
cplex_studio129.win-x86-64.exe CPLEX 12.9直接安装可使用
Alternative A2DP Driver 1.0.5.1 无限制版
锁相环simulink建模仿真.rar
基于matlab扩频通信系统仿真(整套代码)
空间谱估计理论与算法------程序.rar
数字图像处理[冈萨雷斯]
Android大作业——网上购物APP(一定是你想要的)
基于S函数的BP神经网络PID控制器及Simulink仿真和对应代码模型.zip
基于傅里叶算子的手势识别的完整源代码(Python实现,包含样本库)
pytorch实现RNN实验.rar
EasyMedia-ui.zip
mingw-w64-install.exe
基于FPGA的DDS信号发生器设计(频率、幅度、波形可调)
scratch版 我的世界.sb2
最新下载
STM32G4 参考手册 中文版
ACIS CAD开发类库
ACIS--CAD开发类库
ACIS--CAD开发类库7
ACIS--CAD开发类库4
ACIS--CAD开发类库6
ACIS--CAD开发类库3
ACIS CAD开发类库2
ACIS CAD开发类库8
ACIS CAD开发类库9