基于Verilog HDL设计的多功能数字钟
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。
文件下载
评论信息
-
-
-
applegfbf :讲解的很详细就是资料不是很准确2013-05-14 -
-
lilong0522 :可以使用，直接当作业都行2013-02-27
-
-
yangxiujie126 :讲解很详细，如获至宝！希望初学者都来关注！2012-11-26
-
其他资源
- verilog实现OFDM程序（全）
- SSD06 Exercise05 个人解答
- TCP多个客户端与服务端数据传输源码（c#客户端服务器端分开）
- CoordTools
- IKAnalyzer2012.jar
- 2020计算机考研408教材.zip
- Kafka 配置用户名密码例子
- 传智播客黑马vue视频下载
- 车标检测基于opencv
- Java加密解密字符串找不到 com.sun.crypto.provider.SunJCE() 用到jar包
- 中药学表格(打印版).doc
- apache-tomcat-7.0.85.rar
- Linux最常用命令.pdf
- 使用aspose模板导出（excel,word）.rar
- CRWindowsClientService.exe
- java窗口输入并保存学生信息
- 神经网络设计（美）哈根
- 奥克斯集团2013年校园招聘笔试题-财务类试题
- luke5.5版本可视化工具
- 三电平SVPWM算法研究及仿真
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明