基于Verilog HDL设计的多功能数字钟
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。
文件下载
评论信息
-
-
-
applegfbf :讲解的很详细就是资料不是很准确2013-05-14 -
-
lilong0522 :可以使用，直接当作业都行2013-02-27
-
-
yangxiujie126 :讲解很详细，如获至宝！希望初学者都来关注！2012-11-26
-
其他资源
- 一种抗混叠滤波器的设计
- 等保2.0三级系统差距分析报告（三级）.doc
- 移动传播环境：理论基础、分析方法和建模技术.pdf
- HI3861V100//LV100硬件资料
- 卷积神经网络CNN进行图像分类
- STM32F103之实验2控制1个电机并采用编码器读取电机转速（代码）
- 卡尔曼滤波的实例集合
- 让桌面下满樱花
- 网络编程课程设计——猜数字
- stm32f103c8t6 飞控源码 基础版
- 2020年国家统计局行政区划代码三级整理——（全）
- 中景园电子1.3寸OLED显示屏_STM32F103RCT6系列_带字库
- 课程设计全国交通咨询模拟系统C++实现
- 黑马CocosCreator奔跑的牛、趣味套牛素材资源.rar
- delphi HTTP服务器代码
- CentOS6.5安装Oracle11g
- 2019年中国咖啡市场数据报告
- pilipili.sql
- 【android】抓住神经猫源码
- 韩顺平html css js视频完整笔记及源代码(全)
- X射线缺陷检测C++加matelab
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明