基于Verilog HDL设计的多功能数字钟
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。
文件下载
评论信息
-
-
-
applegfbf :讲解的很详细就是资料不是很准确2013-05-14 -
-
lilong0522 :可以使用，直接当作业都行2013-02-27
-
-
yangxiujie126 :讲解很详细，如获至宝！希望初学者都来关注！2012-11-26
-
其他资源
- 软件工程-第九版-中文
- Calculus With Analytic Geometry 2nd edition
- EndNote X9中科大版
- Azure微软云MQTT连接
- 微信小程序源代码-模仿共享单车ofo
- Structure And Interpretation Of Computer Programs （计算机程序的构造和解释-SICP中文第2版
- 技术研发人员绩效考核方案
- NppExport插件-64位
- kubernetes-guides：Crosswalk手册和团队管理生产中的Kubernetes的代码-源码
- 《c#网络应用编程》课后习题解答
- 聚合客服V24.5.0+PC端插件V5.6.0开源版 增加语音转换时候列队功能
- 驾考系统.7z
- 汽车尾灯课程设计报告
- python实现微信聊天机器人
- 打字练习软件
- 07年胡光锐（求进的）冲刺班笔记
- freeScale codeWarrior IDE 教程(包含网上的所有版本)
- 蓝牙hci协议pdf
- 光伏模型Simulink仿真
- CT图像金属伪影校正算法研究
- windows Media Player控件类
- VisionPro 视觉工具-原理及实例讲解
- Xftp6个人免费版
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明