计算机组成原理静态随机存储器实验
计算机组成原理静态随机存储器实验是计算机组成原理教学实验的重要组成部分，本实验旨在让学生掌握静态随机存储器（SRAM）的工作特性和数据的读写方法。
实验设备：
* TDN-CM++计算机组成原理教学实验系统一套
* 导线若干
实验原理：
实验所用的半导体静态存储器电路原理如图 1 所示，实验中的静态存储器由一片 6116（2K×8）构成，其数据线接至数据总线，地址线由地址锁存器（74LS273）给出。地址灯 ADO~AD7 与地址线相连，显示地址线内容。数据开关经三态门（74LS245）连至数据总线，分时给出地址和数据。
6116 有三个控制线：CE（片选线）、OE（读线）、WE（写线）。当片选有效（CE=0）时，OE=0 时进行读操作，WE=0 时进行写操作。本实验中将 OE 常接地，因此 6116 的引脚信号 WE=1 时进行读操作，WE=0 时进行写操作。在此情况下，要对存储器进行读操作，必须设置控制端 CE=0、WE=0，同时有 T3 脉冲到来，要对存储器进行写操作，必须设置控制端 CE=0、WE=1，同时有 T3 脉冲到来，其读写时间与 T3 脉冲宽度一致。
实验内容：
1. 向存储器中指定的地址单元输入数据，地址先输入 AR 寄存器，在地址灯上显示；再将数据送入总线后，存到指定的存储单元，数据在数据显示灯和数码显示管显示。
2. 从存储器中指定的地址单元读出数据，地址先输入 AR 寄存器，在地址灯显示；读出的数据送入总线，通过数据显示灯和数码显示管显示。
实验步骤：
（1）将时序电路模块中的Φ和 H23 排针相连。将时序电路模块中的二进制开关“STOP”设置为“RUN”状态、“STEP”设置为"STEP"状态。
（2）按图 2 连接实验线路，仔细查线无误后接通电源。
（3）向存储器指定的地址送入数据，如：向 00 单元中输入 11，步骤如下：
① 向地址寄存器 AR 中输入地址 00 的流程如下：
a. 设置：SW-B=1；
b. 从输入开关输入 00000000；
c. 打开输入三态门：SW-B=0；
d. 将地址打入地址锁存器中：LDAR=1，按 START 发 T3脉冲。
② 输入要存放的数据 11 的流程如下：
a. 设置：SW-B=1；
b. 从输入开关输入 00010001；
c. 打开输入三态门：SW-B=0；
d. 关闭地址寄存器：LDAR=0；
e. 将数据写入存储单元：CE=0，WE=1，按 START 发 T3脉冲；
f. 输入数据在数码管上显示：LED-B=0，发 W/R 脉冲。
③ 按照①②的步骤继续向下面的几个地址中输入下述数据：
地址 数据
0112
0203
1304
0415
（4）从存储器指定的地址中读出数据，如从 00 中读出的流程如下：
1. 操作步骤是，设置：a. SW-B=1；
b. 禁止存储器读写 CE=1；
c. 从输入开关输入 00000000；
d. 打开输入三态门：SW-B=0；
e. 将地址打入地址锁存器中：LDAR=1，按 START 发 T3脉冲。
静态随机存储器（SRAM）是计算机组成原理教学实验的重要组成部分，本实验旨在让学生掌握静态随机存储器的工作特性和数据的读写方法。通过本实验，学生可以了解静态随机存储器的工作原理和读写过程，从而更好地掌握计算机组成原理的知识。
2025-11-09 10:02:51
80KB
1
一、实验目的：
1、了解双端口静态存储器IDT7132的工作特性及其使用方法；
2、了解半导体存储器怎样存储和读取数据；
3、了解双端口存储器怎样并行读写；
4、熟悉TEC-8模型计算机中存储器部分的数据通路。
二、实验仪器设备及实验环境：
1、TEC-8实验系统
2、逻辑测试笔
3、实验环境：组成原理实验室
三、本实验所需信号
双端口存储器实验电路图
名称 功能说明
SBUS =1时，数据开关SD7～SD0的数送数据总线DBUS
MBUS =1时，将双端口RAM的左端口数据送到数据总线DBUS
LAR =1时，在T3的上升沿，将数据总线DBUS上的D7～D0写入地址寄存器AR
LPC 当它为1时，在T3的上升沿，将数据总线DBUS上的D7～D0写入程序计数器PC
MEMW =1时，在T2为1期间将数据总线DBUS上的D7～D0写入双端口RAM写入的存储器单元有AR7～AR0指定
ARINC =1时，在T3的上升沿，AR加1
PCINC =1时，在T3的上升沿，PC加1
四、微程序控制方式下实验步骤设计：
1、微程序控制方式下，由控制器
2022-09-16 19:05:02
8.51MB
1
课程名称 计算机组成原理实验实验课时3实验项目静态随机存储实验实验时间2011.10.13实验目的掌握静态随机存储器RAM工作特性及数据的读写方法。实验环境PC机一台，TD-CM3+或TD-CMX实验系统一套。实验内容（算法、程序、步骤和方法）实验原理实验所用的静态存储器由一片6116（2K×8bit）构成（位于MEM单元），如图2-1-1所示。6116有三个控制线：CS（片选线）、OE（读线）、WE（写线），其功能如表2-1-1所示，当片选有效（CS=0）时，OE=0时进行读操作，WE
2022-07-06 19:00:41
163KB
字库电路，MIPS RAM ，MIPS Regfile，Cache（直接相连），Cache（全相连），Cache（2路组相连），Cache（4路组相连）
2022-06-25 19:06:21
528KB
1.了解存储器的结构以及与CPU的连接
2.掌握存储器的结构和存储器的字位扩展方式。
3.掌握logisim实现存储器的扩展
2022-03-27 20:20:17
798KB
1