给出了一个符合DVI1.0规范的基于FPGA的视频接收器的实现方法,该方法利用FPGA内置的PLL和IODELAY模块实现时钟恢复和相位调整,可节约数字时钟管理模块(DCM)； 利用FPGA内置的ISERDES和DDR实现串/并转换，并用逻辑来实现字对齐，利用FIFO来实现通道对齐;最后经过解码，输出视频信号。
2022-08-22 23:05:51
260KB
1