验收时的全部设计文档和代码，包括一些前人的设计资料，我们自己写的Fpga代码和单片机stm32代码，还有我们最终的试验报告

全国电子设计竞赛获奖作品 简易数字信号传输性能分析仪设计报告

设计了一种基于FPGA的数字信号传输性能分析系统,实现对数字信号传输性能的分析。系统采用FPGA为数字信号发生模块和分析模块控制芯片,按键输入传送控制信号给FPGA,FPGA产生频率步进可调的m序列,并进行曼彻斯特编码,信号经过模拟传输信道后,再由信号分析模块FPGA通过快速同步检测算法对信号进行同步提取,在示波器上测得眼图眼幅度等信息,实现了数字信号传输性能测试的功能。该系统密闭封装,人机界面友好,非常便于操作演示。

通过方案的比较，处理器和数字信号处理选取两块FPGA 设计实现。其中一块 FPGA 作为数字信号发生模块，另一块用作数字信号处理。实现了10Mbps 的伪随机数发生器， 10kbps-100kbps、步进为10kbps 的可调数字信号发生器及曼彻斯特编码。设计了三个截止频率为100KHz、200KHz、500KHz，通带增益为0.2-4.0 的模拟低通滤波器组，同时，设计了调压电路，满足信号幅度可调。基于FPGA 设计了一个数字低通滤波器对A/D 转换信号进行降噪处理，实现了同步信号的提取。经过对各模块的测试和信号眼图观察，完成了题目规定的要求。

2011年全国大学生电子设计竞赛E题“简易数字信号传输性能分析仪”fpga的控制代码，verilog编写；包括了M序列及同步时钟的提取等所有程序。

2011电赛E题 简易数字信号传输性能分析仪