单总线CPU设计(定长指令周期3级时序)(HUST)1 MIPS指令译码器设计2 定长指令周期---时序发生器FSM设计3 定长指令周期---时序发生器输出函数设计4 硬布线控制器组合逻辑单元5 定长指令周期---硬布线控制器设计6 定长指令周期---单总线CPU设计
2021-05-13 11:40:54
33KB
1
计算机组成原理的6个实验
使用logisim实现
国标转区位码
汉字显示
偶校验编码
偶校验检错
海明编码
海明解码
2021-04-05 15:12:35
570KB
1