文中利用可编程门阵列（FPGA）技术的可重构性与灵活性，设计实现曼彻斯特编解码器。通过FPGA分别实现曼彻斯特编解码器的信号产生，编码部分，解码部分3个模块。采用硬件描述语言VHDL完成了编解码器模块设计，使用Quartus II软件和Modelsim软件进行对编译码器进行相应功能仿真及时序仿真。结果表明，所设计的曼彻斯特编译码器的数据传输具有强抗干扰能力，高传输速率，该过程也具有较高的可靠性。

摘要：卷积码在现代无线通信系统中应用十分广泛，Viterbi译码是常用的一种对卷积码的译码算法。介绍了卷积编码及Viterbi串行解码的原理及其FPGA的实现。在保证系统性能的前提下讨论了分帧式编解码在实际系统中的应用。 　　0 引言 　　在现代通信系统中，信道编码技术得到了广泛的应用。卷积码结构简单，硬件实现容易，同时有着较好的查错纠错能力，因此在无线通信中经常使用，而其解码方式常用Viterbi译码。 　　1 卷积编码 　　卷积码（Convolutional Coding）是由PgElias 于20 世纪50年代提出的一种非分组码。它实现非常简单，将要发送的信息序列经过一个特定的线

由于Type A型和Type B型915MHz REID读写器接收的来自于电子标签的信息都是采用FM0编码，因此915MHz RFID读写器的解码即是对接收信息进行FM0解码。由于FM0编码的特点，信号“0”和信号“1”明显的不同是在位窗中部有电平跳变，因此只需要使用二倍频时钟在上升沿对输入信号进行两次抽样。如果两次抽样的数值相等，则应该输出信号“1”；否则，输出信号“0”。以下是对数据进行FM0解码的VHDL程序。 　　从以上的程序可以看出，利用数字逻辑的基本原理实现数据的FM0解码是比较简单的，只是还需要将buffer数据回读到系统内，以便进一步处理。 　　欢迎转载，信息维库电

Miller编解码的FPGA实现及仿真，Verilog语言

曼彻斯特码采用跳变沿来表示 0 或 1，与二进制码相比，具有如下优点： 1.具有 丰富的定时信息， 便于接收端提取定时信号； 2.传输时无直流分量，可降低系统的功 耗； 3.曼彻斯特码传输方式非常适合于多路数据的快速切换。 在数据通信领域， 开发 一个数据通信系统，选择一种好的数据编码方式是非常重要的，关系到整个系统的 可行性、稳定性、通信质量以及以后系统的工作效率等方面。