运算器实验
8位可控加减法器
sub=0时表示加法，否则减法
我们可以用8个一位全加器串行进位实现8位加法
如果要做减法就加上减数的补码，这里的补码可以按位取反（即异或1），再最低位加1（即最低位给一个进位信号）
2022-01-07 09:39:57
97KB
1
华中科技大学计算机组成原理实验报告（完整）+代码---自己写的
1.掌握一位全加器的实现逻辑，
2.掌握多位可控加减法电路的实现逻辑，
3.熟悉 Logisim 平台基本功能，能在 logisim 中实现多位可控加减法电路。
2021-04-29 01:36:41
597KB
1
8位可控加减法器设计、32位算术逻辑运算单元ALU设计、四位先行进位74182、四位快速加法器 、8位快速加法器、16位快速加法器、5位阵列乘法、6位补码阵列乘法器等电路，已画好。alu自动测试是100分。
2021-03-30 11:37:57
710KB
1
.circ文件。华中科技大学计算机组成原理实验二运算器实验Logisim源文件，里面有8位可控加减法器设计、32位算术逻辑运算单元ALU设计、四位先行进位74182、四位快速加法器 、8位快速加法器、16位快速加法器、5位阵列乘法、6位补码阵列乘法器等电路，已经连接画好了。alu自动测试是100分。
2020-05-10 00:17:06
41KB
1