AD9361 和 Zynq 参考设计说明 AD9361 是一款高性能的软件定义无线电收发器（Software Defined Radio，SDR），它可以实现多种无线电通信标准的收发功 能。Zynq 是一款基于 ARM Cortex-A9 处理器的 SoC（System-on-Chip），它可以与 AD9361 配合使用，实现高性能的无线电通信系统。 一、AD9361 概述 AD9361 是一款高性能的软件定义无线电收发器，具有广泛的应用前景。它可以实现多种无线电通信标准的收发功能，例如 LTE、WCDMA、CDMA2000、GSM、WiMAX 等。AD9361 的芯片结构包括一个高频率的收发器frontend、一个数字信号处理器、一个数据转换器和一个控制接口。 AD9361 的性能特点包括： * 高频率的收发能力，支持高达 6 GHz 的频率范围 * 高速数字信号处理能力，支持高达 200 Msps 的采样率 * 低功耗设计，支持低于 1W 的功耗 *灵活的编程接口，支持多种编程语言和开发工具 二、Zynq-7000 概述 Zynq-7000 是一款基于 ARM Cortex-A9 处理器的 SoC，具有高性能和灵活的编程能力。Zynq-7000 的芯片结构包括一个 ARM Cortex-A9 处理器、一个 FPGA 逻辑阵列、一个 DMA 控制器和一个外设接口。 Zynq-7000 的性能特点包括： * 高性能的处理能力，支持高达 1.0 GHz 的主频率 * 高度灵活的编程能力，支持多种编程语言和开发工具 * 丰富的外设接口，包括 PCIe、USB、Ethernet 等 * 低功耗设计，支持低于 10W 的功耗 三、AD9361 和 ZC702 之间的数据通路 AD9361 和 Zynq 之间的数据通路是通过高速的数字接口实现的。该接口支持高达 12.5 Gbps 的数据传输速率，实现高性能的数据交换。 四、AD9361 参考设计说明（PL 侧硬件部分） AD9361 的参考设计说明包括了 PL 侧硬件部分和 PS 侧软件部分。PL 侧硬件部分包括了 IP 核的概念和硬件设计。 IP 核是指一种软硬件协同设计方法，通过 IP 核可以实现 AD9361 的高速数字信号处理和数据转换功能。 硬件设计包括了 AD9361 的 PCB 设计、组件选择和信号完整性分析等。 五、AD9361 参考设计说明（PS 侧软件部分） AD9361 的 PS 侧软件部分包括了 AD9361 no-OS Software 的概述和顶层目录说明。 AD9361 no-OS Software 是一款专门为 AD9361 设计的软件开发工具，支持多种编程语言和开发工具。该软件提供了丰富的 API 接口，支持用户自定义的软件开发。 AD9361 no-OS Software 顶层目录说明包括了软件架构设计、驱动程序设计和应用程序设计等。 AD9361 和 Zynq 是一款高性能的软件定义无线电收发器和 SoC 组合，具有广泛的应用前景。通过 AD9361 和 Zynq 的组合，可以实现高性能的无线电通信系统。

AD9361 FPGA驱动的单音信号收发例程：动态配置与Verilog代码实现，Vivado 2019.1工程环境,AD9361 FPGA驱动例程：Verilog编程的单音信号动态配置工程，Vivado 2019环境,AD9361纯逻辑FPGA驱动，单音信号收发例程，可动态配置9361，verilog代码，Vivado 2019.1工程。 ,核心关键词：AD9361; 纯逻辑FPGA驱动; 单音信号收发例程; 动态配置9361; Verilog代码; Vivado 2019.1工程。,AD9361 FPGA驱动：动态配置单音信号收发例程，Verilog代码与Vivado 2019.1工程

基于AD9361的BPSK调制解调器演示：位同步、误码率测试与零中频架构实践，附Verilog代码,基于AD9361软件无线电平台的BPSK调制解调器与误码率测试Demo：零中频架构与FPGA驱动实现,基于AD9361的BPSK调制解调器、位同步、误码率测试demo。 零中频架构，适用于AD9361等软件无线电平台，带AD9361纯逻辑FPGA驱动，verilog代码，Vivado 2019.1工程。 本产品为代码 ,基于AD9361的BPSK调制解调器; 位同步; 误码率测试demo; 零中频架构; 软件无线电平台; AD9361纯逻辑FPGA驱动; verilog代码; Vivado 2019.1工程。,基于AD9361的BPSK调制解调器Demo：零中频纯逻辑FPGA驱动，支持位同步和误码率测试（Verilog代码）

这款AD9361配置文件转换为Verilog的软件工具，为FPGA开发者提供了简便、高效的解决方案，使纯PL设计中AD9361的配置变得更加快捷和可靠。通过自动化的代码生成过程，极大地提高了开发效率，减少了错误，成为FPGA设计中配置AD9361的利器。 生成的Verilog代码经过严格测试，确保配置正确无误。同时，提供测试向量和仿真环境，帮助用户验证生成代码的功能和性能。

在Matlab附加工具包RF Blockset Models for Analog Devices RF Transceivers中，可以找到 Analog Devices 的两种敏捷射频收发器的系统级模型：AD9361 和 AD9371。这些模型是由 MathWorks 和 Analog Devices 使用实验室测量共同开发和验证的。该档案包含一个模型库和一组测试台示例。 ———————————————— 版权声明：本文为CSDN博主「about587」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。 原文链接：https://blog.csdn.net/about587/article/details/135731456

集成12位DAC和ADC的RF 2×2收发器 频段：70 MHz至6.0 GHz 支持TDD和FDD 可调谐通道带宽：<200 kHz至56 MHz 双通道接收器：6路差分或12路单端输入

ad9361.rar资料包

AD9361 滤波器设计向导是一款小型 MATLAB 应用程序，可用于设计发射器和接收器 FIR 滤波器，该滤波器考虑了滤波器链中其他模拟和数字级的幅度和相位响应。 该工具不仅提供通用低通滤波器设计器，还为信号路径中的其他级提供幅度和相位均衡。 使用此向导，用户可以执行以下任务： :black_medium-small_square: 选择正确的数字滤波器以用于接收和传输。 :black_medium-small_square: 设计可编程FIR滤波器，获取滤波器系数并将它们保存在.frt文件中，该文件可以直接加载到硬件中。 :black_medium-small_square: 检查每个滤波器的独立响应，以及所有滤波器的复合响应，包括数字和模拟滤波器。 更多信息（和完整文档）可以在以下位置找到： http://wiki.analog.com/resources/eval/user-guides/ad-fmcomms2-ebz/software/filters 该应用程序的源代码可以在以下位置找到： https://github.com/

时序约束（CMOS模式）

AD9361数据接口概述 AD9361数据接口的工作模式： 单端CMOS模式。 差分LVDS模式。 说明：在CMOS模式下，AD9361可以使用单个并行数据接口或者使用两个并行数据接口来与BBP交换数据。这两个个端口是完全一样的，可以工作在FDD模式，或者TDD模式。