结合一个具体的低噪声放大器(LNA)设计实例,采用CHRT的0．35μm RFCMOS工艺,在EDA软件IC 5．1设计环境中设计了一个2．4 GHz的低噪声放大器。设计过程中完成了电路原理图仿真、版图设计以及后仿真。实验结果表明该低噪声放大器具有较好的电路性能。结合设计过程,还介绍了如何运用Cadence软件对CMOS低噪声放大器进行电路设计和仿真。
2021-11-20 12:36:28
96KB
1