spartan6调用MCB实现ddr3读写模块，用ISE直接打开调用modelsim仿真即可看到效果。

本工程是用FPGA K7325T根据DDR3的读写时序对DDR3读写并仿真，对一片地址进行写入后再读出并比对，验证读写的正确性。DDR自带的示例工程就是进行的类似的操作，可以用于验证DDR的硬件设计，但要想在工程中使用，需要自己根据时序写读写的逻辑，示例工程里给出了DDR的Model，可以把Model提取出来供自己使用。