此代码为fpga设计标准I2S协议音频编码器，已经在Cyclone ® IV EP4CE6 Device硬件平台测试OK. 欢迎学友探讨QQ 1320427500
2021-07-17 20:39:07
3KB
1
该模块使用verilog编写，实现音频音量控制，已经在Cyclone ® IV EP4CE6 Device硬件平台测试OK.欢迎学友一起探讨QQ 1320427500
2021-05-30 10:28:35
5KB
1
此代码为fpga设计标准I2S协议音频解码器，已经在Cyclone ® IV EP4CE6 Device硬件平台测试OK. 欢迎学友探讨QQ 1320427500
2021-03-09 09:38:57
3KB
1