测试速度50K不丢包
主机读取时序 START ADD+W REG START ADD+R REG1 REG2 CRC
主机写时序 START ADD+W REG1 REG2 CRC
自动识别ACK是start 信号 还是直接写数据
不用中断，无需中断资源
2022-02-14 14:05:51
2KB
1
两片STM32F103间的硬件iic通信，主机从机均采用硬件IIC配置
2021-09-28 17:04:04
7.17MB
使用STM32cubeMX 生成了基于STM32F1C8T6的keil工程，实现了IIC从机DMA接收功能
2021-09-10 17:59:56
3.23MB
1
iic_master.v :IIC主机，可实现写数据与读数据请求的时序。
iic_slave.v :IIC从机，可实现接收主机的写数据与读数据请求的时序。
iic_sim.v :IIC仿真testbench
2021-08-06 11:22:07
5KB
1
IIC顶层模块，涉及IIC主机Verilog模块、IIC从机Verilog模块、IIC模拟仿真模块，模拟实现IIC主机对从机寻址，写寄存器，并读取寄存器值
2021-03-23 09:15:16
4.17MB
1
使用STM32cubeMX生成了基于STM32F103C8T6的keil工程，实现了IIC从机中断接收数据的功能。
2021-03-01 15:29:09
3.22MB
1
使用stc15w，内涵stc库函数，串口中断接收数据，使用消息队列，通过trigger脚来通知主机读取，亲测试通过。
2019-12-21 20:58:25
288KB
1