搜索【FIR；】的结果

调用Quartus的FIR Compiler IP核完成FIR滤波，含testbench与仿真，仿真结果优秀；具体说明可参考本人博客。CSDN博客搜索：FPGADesigner

2022-08-13 16:40:17 2.36MB FPGA FIR Quartus IP

1

降采样FIR滤波器的设计与硬件实现

提出了一种完整的降采样FIR滤波器的设计和硬件实现方法。该方法首先利用matlab工具箱自带的FDAtool设计出降采样FIR滤波器的系数，然后采用横向抽头式结构进行硬件实现。硬件实现时，先利用FIR滤波器系数对称的特点将乘法器的数目减半进行初步优化，然后采用移位相加的硬件结构来取代所有的乘法器，从而使降采样通过在滤波器中加入降采样控制单元来一并完成。

2022-08-04 11:13:13 305KB 信号调理

1

LMS_FIR_Filter_LMS_FIR_Filter算法_

LMS_FIR_Filter算法实现，画出自适应滤波后的输出时域波形

2022-08-01 09:55:17 2KB LMS_FIR_Filter算法

1

upfirdn - Polyphase FIR Resampler-开源

upfirdn（“上采样、FIR 滤波、下采样”）是 Numpy 的高效多相 FIR 重采样器。该项目的目的是支持和发展数字和科学的 Python 用户和开发人员群

2022-07-30 13:29:51 51KB 开源软件

1

FM 调频波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程

FM 调频波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 FIR 使用 https://blog.csdn.net/qq_46621272/article/details/125337119 文章有该代码详细说明 https://blog.csdn.net/qq_46621272/article/details/125292610 FIR 使用详解

2022-07-27 13:04:03 540KB FPGA FM调制解调 verilog FIR

1

AM 调幅波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 FIR+FIFO应用

AM 调幅波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 FIR+FIFO应用 https://blog.csdn.net/qq_46621272/article/details/125384724 文章有该代码详细说明 https://blog.csdn.net/qq_46621272/article/details/125292610 FIR 使用详解

2022-07-27 13:03:00 268KB FPGA VERILOG vivado AM调制解调

1

基于MATLAB的FIR数字滤波器仿真与设计(开题报告).doc

2022-07-16 11:01:22 70KB 互联网

1

基于MATLAB的FIR和IIR数字滤波器的设计与仿真设计.doc

2022-07-16 11:01:22 633KB 互联网

1

基于matlab和FPGA联合仿真的FIR低通滤波器设计报告.doc

2022-07-16 11:01:10 469KB 互联网

1

数字信号处理：第九章有限长单位冲激响应（FIR）的数字滤波器设计.ppt

2022-07-12 18:06:22 2.15MB 数字信号处理

个人信息

热门下载

最新下载

其他资源