完整英文电子版 ANSI/ESDA/JEDEC JS-001-2017 Electrostatic Discharge Sensitivity Testing Human Body Model (HBM) -Component Level (静电放电敏感度测试 - 人体模型（HBM）- 器件级别)。这个标准的目的（目标）是建立一个测试方法，可以复制HBM故障，并提供可靠的，可重复的HBM ESD测试结果，从测试者到测试者，无论组件类型。可重复的数据将允许对 HBM ESD 敏感度水平进行准确的分类和比较。

完整英文电子版 Acoustic Microscopy for Nonhermetic Encapsulated Electronic Components(非密封封装电子元件的声学显微术)。本测试方法定义了在非密封封装的电子元件上执行声学显微镜检查的程序。 该方法为用户提供了声学显微镜处理流程，可无损检测塑料包装中的异常（分层，裂纹，模塑料空隙等），同时实现可重复性。

JEDEC DDR4 SDRAM SPD规范，描述了DDR4 SPD每个字节的含义定义。

JEDEC STANDARD DDR3 SDRAM Standard JESD79-3F (Revision of JESD79-3E, July 2010) JULY 2012 JEDEC SOLID STATE TECHNOLOGY ASSOCIATION

完整英文电子版ANSI/ESDA/JEDEC JS-002-2018 For Electrostatic Discharge Sensitivity Testing - Charged Device Model (CDM) - Device Level (用于静电放电敏感度测试 - 带电设备模型（CDM） - 设备级别 )。 本文档的目的（目标）是建立一种测试方法，该方法将复制CDM故障并在测试仪之间提供可靠，可重复的CDM ESD测试结果，而与设备类型无关。 可重复的数据将允许对CDM ESD敏感度等级进行准确的分类和比较。

完整英文电子版 JEP131C：2018 Potential Failure Mode and Effects Analysis (FMEA)-潜在的故障模式和影响分析（FMEA)。 本文档旨在为故障模式和影响分析技术的应用建立最低限度的准则，以通过不断评估产品和/或过程是否符合潜在的故障模式来提高电子组件子组件的质量，可靠性和/或一致性。 OEM必须向供应商提供其制造过程，其在故障零件上的使用条件以及故障经验。 供应商必须寻求持续的改进，并有责任开发和改进FMEA的要素。

完整英文电子版JEP161：2011 System Level ESD Part 1：Common Misconceptions and Recommended Basic Approaches（系统级ESD第一部分：常见的误解和推荐的基本方法）。 本文档的主要目的是从多种角度解决这些问题。 包括IC制造商，系统板设计师和OEM / ODM。 由于系统级ESD问题的解决方案需要系统开发各个阶段的努力和沟通，因此目标受众的范围从IC制造商到电路板设计师再到OEM / ODM。

最新完整英文电子版 JEP162A-01 System Level ESD Part II：Implementation of Effective ESD Robust Designs （系统级ESD第二部分：有效ESD稳健设计的实施 ）。 JEP162A在确立系统级ESD的复杂性的同时，提出只有在系统级分析ESD条件下各个组件之间的相互作用时，才能实现有效的ESD设计。 该目标需要对组件进行适当的表征，并需要使用仿真数据评估整个系统的方法。 这适用于不同类别的系统故障（例如硬，软和电磁干扰（EMI））。 这种类型的系统方法早就该了，它代表了一种先进的设计方法，可以代替误解，如在JEP161中详细讨论的那样，即如果所有组件都超过某个ESD级别，系统将具有足够的鲁棒性。

完整英文电子版 JESD51-4A：2019 Thermal Test Chip Guideline (Wire Bond And Flip Chip) -引线邦定和倒装芯片。 本文档的目的是为集成电路（IC）和晶体管封装的热特性和研究使用的热测试芯片提供设计指南。 本指南的目的是最大程度地减少由于使用非标准测试芯片而收集的数据之间的差异，并为热学研究提供明确的参考。

AEC Q100标准 vs JEDEC 标准 之异同