本标准的目的是定义UFS通用闪存存储电气接口和UFS存储设备。本标准定义了一个独特的UFS特性集，并将eMMC标准的特性集作为一个子集。本标准取代了JESD220C，UFS 2.1，并引入了一个名为WriteBooster的功能。

本文件定义了一个标准的NAND闪存设备接口互操作性标准，它提供了一个系统设计的方法，可以支持异步SDR、同步DDR和切换DDR NAND闪存设备，这些设备在JEDEC和ONFI成员实现之间是可以互操作的。该标准由JEDEC和开放NAND闪存接口工作组（以下简称ONFI）联合制定。

本文件定义了图形双数据速率6（GDDR6）同步图形随机存取存储器（SGRAM）规范，包括特性、功能、封装和引脚分配。 本规范的目的是定义8Gb至16Gb x16双通道GDDR6 SGRAM设备的最低要求。所有提供兼容器件的GDDR6 SGRAM供应商都将支持基于本标准要求的系统设计。GDDR6标准的某些方面，如交流时序和电容值没有标准化。有些功能是可选的，因此各厂商之间可能会有所不同。在所有情况下，应查阅供应商数据表以了解具体内容。本文档是基于GDDR5标准(JESD212)的某些方面创建的。

本文件定义了LPDDR4标准，包括特性、功能、AC和DC特性、封装和球/信号分配。该标准旨在定义符合JEDEC标准的单通道或双通道16位每通道SDRAM器件的最低要求。LPDDR4双通道器件密度范围为4Gb至32Gb，单通道密度范围为2Gb至16Gb。

本文档描述了所有DDR4模块的串行状态检测（SPD）值。模块类型之间的差异封装在本文档中。 这些存在检测值是SPD标准文档中“特定功能”所引用的值。

本标准是小改动的，增加了2020年10月原始出版物中未包含的附件B。NVDIMM-P设备定义为LRDIMM内存模块，它提供主机控制器对DRAM和/或其他内存设备（例如持久性内存）的访问权限。 描述了用于NVDIMM-P的事务协议，该协议可用于DDR接口，从而允许在同一通道上同时操作标准DRAM模块和NVDIMM-P模块。

本规范定义了3DS DDR4 SDRAM规格，包括特性、功能、AC和DC特性、封装和球/信号分配。本规范的目的是定义符合8 Gbit至128 Gbit的x4、x8 3DS DDR4 SDRAM器件的最低要求集。本标准是基于JESD79-4 DDR4 SDRAM规范创建的。考虑了3DS DDR4 SDRAM操作变化的每个方面。

本文档的预期用途是对基于DDR4的设计进行验证和调试。本文档包含协议检查，有时也被称为内存访问规则或协议违规。本文档包含一份检查清单，可在开发的验证或调试阶段用于检查对DDR4 DRAM的访问是否符合JESD79-4B。这些检查源于JESD79-4B。

完整英文电子版JEDEC JESD82-28A：2008 Fully Buffered DIMM Design for Test,Design for Validation (DFx) - 全缓冲DIMM测试设计，验证设计(DFx)。 此 FBDIMM DFx 文件涵盖了全缓冲 DIMM 技术的测试设计、制造设计和验证设计 (DFx) 要求和实施指南。

本规范定义了图形双倍数据速率5(GDDR5)同步图形随机存取存储器(SGRAM)，包括特性、功能、封装和引脚分配。本标准的目的是为JEDEC标准兼容的512 Mb至8Gb x32 GDDR5 SGRAM设备定义一套最低要求。所有提供JEDEC标准兼容器件的GDDR5 SGRAM供应商都将支持基于本标准要求的系统设计。GDDR5标准的某些方面，如交流时序和电容值没有标准化。