搜索【数字频率计的】的结果

基于multisim10.0数字频率计仿真设计

（1）频率测量范围：1Hz~10kHz。（2）数字显示位数：四位静态十进制计数显示被测信号的频率。

2020-05-06 15:34:46 152KB 频率测量范围 数字显示位数

1

简易数字频率计课程设计报告

简易数字频率计，内含报告和电路图，比较详细，电工电子课程设计会很简单

2020-01-05 13:10:01 2.19MB 频率计

1

数字频率计（EDA课程设计）

数字频率计 EDA课程设计用的和开发箱结合用的

2020-01-03 11:20:47 158KB 数字频率计 EDA Quartus

1

基于FPGA的高精度数字频率计的设计

基于FPGA的高精度数字频率计的设计,非常适合毕设，论文。有用。

2020-01-03 11:20:25 3.69MB FPGA 高精度 数字 频率计

1

简易数字频率计设计——时基电路

了解数字频率计测频率与测周期的基本原理；熟练掌握数字频率计的设计与调试方法及减小测量误差的方法。

2019-12-24 03:06:32 349KB 放大控制，时基电路

1

VHDL实现的数字频率计

VHDL实现的数字频率计，带QUARTUS工程文件，仿真通过，另外可以测试脉宽和占空比

2019-12-21 22:25:53 328KB VHDL 数字频率计

1

15电赛国一数字频率计单片机部分-STM32

这个是 15国赛国一频率计 32407vet6的 mcu控制部分

2019-12-21 22:20:44 5.64MB 国赛 频率计stm32 部分

1

基于FPGA的等精度数字频率计

基于FPGA的等精度数字频率计，含代码的完整设计

2019-12-21 22:08:36 1.56MB FPGA

1

15年数字频率计100MHZ.zip

完全实现2015年数字频率计所有要求，可达到100M频率测量

2019-12-21 21:56:45 23.42MB 电赛 STM32 FPGA

1

2015年电赛F题数字频率计完整工程代码（国一）

测量频率采用等精度法，信号通过高速比较器直接接入FPGA。本题难点是测量时间间隔，相对误差10^-2 ，时间间隔范围0.1US-100MS。因此时间的分辨率要达到1ns,也就是时钟频率要跑到1Ghz,大多数FPGA是不可能完成。本方案采用状态法测量时间间隔，采用PLL倍频出来的250Mhz,等效成1Ghz的采样频率，满足精度要求，工程代码完整分FPGA工程和stm32工程，转换公式注释明了。

2019-12-21 21:35:07 16.31MB 代码

1

个人信息

热门下载

最新下载

其他资源