在FPGA片内实现全数字锁相环用途极广。本文在集成数字锁相环74297的基础上进行改进，设计了锁相状态检测电路，配合CPU对环路滤波参数进行动态智能配置，从而使锁相环快速进入锁定状态，在最短时间内正常工作并且提高输出频率的质量。

在FPGA片内实现全数字锁相环用途极广。本文在集成数字锁相环74297的基础上进行改进，设计了锁相状态检测电路，配合CPU对环路滤波参数进行动态智能配置，从而使锁相环快速进入锁定状态，在最短时间内正常工作并且提高输出频率的质量。

本文在说明全数字锁相环的基础上，提出了一种利用FPGA设计一阶全数字锁相环的方法，并给出了关键部件的RTL可综合代码，并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程，对一些有关的问题进行了讨论。关键词：全数字锁相环；DPLL；FSK；FPGA 引言　　锁相环(PLL)技术在众多领域得到了广泛的应用。如信号处理，调制解调，时钟同步，倍频，频率综合等都应用到了锁相环技术。传统的锁相环由模拟电路实现，而全数字锁相环(DPLL)与传统的模拟电路实现的PLL相比，具有精度高且不受温度和电压影响，环路带宽和中心频率编程可调，易于构建高阶锁相环等优点，并且应用在数字系统中时，不需A/D及D/A转换

dlllllllllllllllllllllllllllllllllllllllllllldllllllllllllllllllllllllllllllllllllllllllll？？？

基于FPGA的全数字锁相环的设计，给出了使用verilog HDL语言对锁相环进行基于FPGA的全数字系统设计，以及对其性能进行分析和计算机仿真的具体方法。该方法采用综合仿真来对数字锁相环进行输入设计、功能时序仿真及器件编程。仿真结果表明：该方法可通过在传统数字锁相环基本结构的基础上增加自动变模控制模块来有效解决缩短捕捉时间和减小同步误差之间的矛盾。

由于锁相环工作频率高,用SPICE对锁相环进行仿真,数据量大,仿真时间长。而在设计初期,往往并不需要很精确的结果。因此,为了提高锁相环设计效率,有必要为其建立一个高效的仿真模型。在总结前人提出的一些锁相环仿真模型的基础上,用Matlab语言构建了一种新的适用于全数字锁相环的仿真模型;对全数字锁相环版图进行了SPICE仿真,与该模型的仿真结果相验证。

本文主要介绍，全数字锁相环的设计方法，并用fpga实现 且给出了verilog代码，仅供大家参考学习

数字锁相环，基于FPGA的，且应用了数字积分算法。。。很好很好，我也是淘来。这里给大家一起分享

全数字锁相环的verilog源代码

应用于GSM的快速锁定全数字锁相环设计，秦鹏，金晶，本文提出了一种应用于GSM（全球移动通讯系统）的快速锁定全数字锁相环。针对快速锁定的要求，本文提出了将频率控制字预检测技术与