CPU是广泛使用的串行数据通讯电路。本设计包含发送器、接收器和波特率发生器。设计应用EDA技术，基于FPGA/CPLD器件设计与实现CPU。本文利用Quartus Ⅱ软件仿真环境，基于FPGA(现场可编程门阵列)／CPLD(复杂可编程逻辑器件)设计与实现16位CPU的设计方案。

五、实验步骤 1. 通过QuartusII建立一个新项目； 2. 建立项目时选Cyclone系列（family）的目标器件（devices）EP4CE6E22C8 3. 新建图形设计文件，调用相关元件，设计总体电路原理图，并编译通过； 4. 新建波形矢量文件，添加引脚端口并编辑激励波形，保存该文件并执行时序仿真，观察并分析仿真结果。 *

基于Quartus II 8.0和VHDL语言的交通灯和抢答器 压缩包内容 VHDL实验3.coc 交通控制灯实验报告 VHDL实验4.doc 简易抢答器实验报告 MAX_II_EPM240_570.pdf 所用cpld开发板原理图 traffic+LED4 交通控制灯源程序 competition 简易抢答器源程序及各部分模块的仿真 （程序文件不能在中文目录下运行） 2010_07_03 沨

该资源是基于quartus以及modelsim的FPGA开发流程全过程操作介绍，其中包括一步一步怎么操作截图。快速完成FPGA开发的在工具软件上的运用。 如果有什么问题可以直接向我联系，该文档是我在学习过程中自己做的笔记，存在较多的自我观点。

基于Quartus II 11.0的100vhdl例子

基于quartus_II的仿真方法，仿真时序讲解

基于Quartus II的数字系统Verilog HDL设计实例详解》以实例详解的方式介绍以Altera公司推出的QuanusII 9．0为设计平台的FPGA／CPLD数字系统设计。书中的实例包括简单的数字逻辑电路实例、数字系统设汁实例，以及复杂数字系统设计实例，由浅入深地介绍了采用Quanus II进行数字系统开发的没计流程、设计思想和设计技巧。 6 f, K# I n4 {9 R& w8 G: ^/ n《基于Quartus II的数字系统Verilog HDL设计实例详解》适合从事数字系统设计的技术人员阅读，也可作为高等学校电子、通信、自动化等相关专业的教学用书。 3 P. I4 {+ u. t3 e8 o

介绍了使用Quartus Ⅱ7.0开发FPGA/CPLD数字系统的开发流程和设计方法，通过实例讲解，介绍了数字电路设计的原理图编辑、文本编辑和混合编辑的方法，并对大型数字系统设计实例进行了解析。本书还介绍了宏功能模块及IP核的使用方法，DSP Builder与Quartus Ⅱ结合的使用方法。本书的讲解深入浅出，实例丰富，图文并茂，系统实用。 可作为从事数字系统设计的科研人员的参考书，也可作为高等学校电子类专业的EDA实用教材。

是本人的一门实验课程课题，通过要求，精心写的一份报告，内附vhdl代码，和模块分析

基于Quartus II的数字系统Verilog HDL设计实例详解 很经典的书籍！高清！