北京大学 数字电路课程设计（加法器、计数器、表决器）

介绍了可靠性技术的发展、产品系统可靠性的基本概念以及参数指标体系等相关理论。以三取二表决系统的可靠性分析为例,详细介绍了Relex软件中可靠性与维修性分析的几种重要方法,讨论了表决系统在元件组成、结构设计和维修性方面的可靠性指标,总结了提高系统可靠性的有效途径。利用Relex可靠性分析方法,以可靠性设计指导产品设计,可以达到提高产品质量的目的。

基于单片机的八人表决器，适合初学者，可用于实验，实训等

《Verilog HDL数字系统设计入门》多人表决器（hang_gong_da）

38译码器 三人表决器.ms14

安全技术-网络信息-我国股东大会网络表决制度研究.pdf

此为Quartus软件环境下设计四人表决电路的电路逻辑图和仿真波形图

vhdl硬件设计语言 四输入表决器电路 二位二进制乘法器电路 一位二进制全减器等源代码及仿真波形 MAX plus II 仿真波形

本设计是基于Quartus II 13.1 的Verilog编程代码，设计功能是三人表决器

所谓表决器就是对于一个行为，由多个人投票，如果同意的票数过半，就认为此行为可行；否则如果否决的票数过半，则认为此行为无效。七人表决器顾名思义就是由七个人来投票，当同意的票数大于或者等于4 时，则认为同意；反之，当否决的票数大于或者等于4 时，则认为不同意。实验中用7个拨动开关来表示七个人，当对应的拨动开关输入为‘1’时，表示此人同意；否则若拨动开关输入为‘0’，则表示此人反对。表决的结果用一个LED 表示，若表决的结果为同意，则LED 被点亮；否则，如果表决的结果为反对，则LED 不会被点亮。同时，数码管上显示通过的票数。