搜索【VHDL/Verilog】的结果

VHDL Verilog 实现三态门的源程序以及testbench代码

1）VHDL 语言下同步、异步三态门的实现和仿真； 2）VerilogHDL 语言下同步、异步三态门的实现和仿真；

2021-11-24 11:39:32 501KB VHDL 三态门

1

(X_HDL)vhdl与Verilog可以互相转化的软件_3.2.3

(X_HDL)vhdl与Verilog可以互相转化的软件_3.2.3,亲自测试好用

2021-11-19 20:56:26 6.91MB X_HDL3.2.3 vhdl Verilog

1

XHDL 4.21，附带破解

X-HDL 4 is the premier VHDL Verilog translator. Unlike other translators, X-HDL performs intelligent translation of your HDL code, not just syntax conversion.

2021-11-08 02:34:21 19.26MB XHDL VHDL verilog HDL

1

X-HDL绿色版，VHDL转Verilog神器

X-HDL绿色版。VHDL和Verilog互转神器，ASIC/FPGA设计必备！

2021-11-03 08:26:20 19.29MB VHDL Verilog

1

JESD204B-Survival-Guide_中文.zip

ADI提供的 JESD204B Survival Guide 中文版，JESD204B 排查方法对于使用JESD204B的朋友很有用

2021-09-06 10:55:34 14.69MB FPGA JESD204B VHDL VERILOG

1

数字滤波器的MATLAB和FPGA实现 VHDL与Verilog双版本

仅供个人学习使用。本文件包含两本pdf，分别为VHDL版本Verilog版本。

2021-08-08 17:45:04 157.4MB VHDL Verilog MATLAB 高清pdf

1

FSK调制解调的matlab.rar

2fsk信号的相干解调MATLAB代码。此为一般课程所能用到，通过对2fsk信号的产生进行模拟，以及信号在信道中传播，进过滤波器等产生等。画出图像这是FSK二进制频移键控的仿真和FPGA实现的代码，用matlab做了连续、非连续fsk的仿真，用quartus进行verilog和VHDL实现，最后用modelsim进行仿真。

2021-07-09 14:04:32 35.86MB 课程设计 matlab VHDL VERilog

De2 115 VHDL

examples 7 Segments and Memory

2021-07-09 12:41:02 26.97MB VHDL VERILOG ALTERA

1

Modelsim使用工具

用于Modelsim学习研究，适用于当前所有版本的Modelsim进行和谐，已经测试过2019,2020,2021版本

2021-06-21 21:03:54 1.83MB Modelsim VHDL Verilog fpga

1

XHDL-4.2.1可用破解版

真正可以用的破解版XHDL，不像某些人只把破解文件发上来，骗分，注意，解压后先安装setup,然后解压另外一个demo文件夹，点击破解文件，破解目录选到你setup目录下的bin文件夹即可。

2021-06-15 17:36:17 19.27MB VHDL verilog

1

个人信息

热门下载

最新下载

其他资源