之前有四篇博客，详解阐述了通过AXI总线对DDR3读写测试的步骤以及相关原理，鉴于很对偶人可能会需要工程文件，这里在此进行上传，如有需要自行下载。
2023-05-09 21:36:31
33.14MB
1
本文介绍了基于Xilinx Vivado的DDR3 IP核扩展IP FDMA的使用详解。FDMA是一个定制的DMA控制器，基于AXI4总线协议。本文主要从IP的设置和使用两个方面进行了详细介绍，使读者能够更好地理解和应用该IP。通过使用FDMA IP，我们可以实现用FPGA代码直接控制DDR3存储器，从而提高系统性能。
2023-04-14 10:41:34
568KB
1
包括DDR2、DDR3、DDR4、DDR5规范，此外还有测试指导、layout指导，硬件设计指导。
2023-04-12 14:10:04
47.29MB
1
spartan6调用MCB实现ddr3读写模块，用ISE直接打开调用modelsim仿真即可看到效果。
2023-03-24 18:17:49
22.69MB
1
DDR3 ip core 控制器 官方手册
Zynq-7000 AP SoC and 7 Series Devices Memory Interface Solutions v2.4 User Guide
2023-03-21 21:29:15
18.84MB
1
介绍了DDR3 SDRAM的技术特点、工作原理，以及控制器的构成。利用Xilinx公司的MIG软件工具在Virtex-6系列FPGA芯片上，实现了控制器的设计方法，并给出了ISim仿真验证结果，验证了该设计方案的可行性。
2023-03-10 15:40:39
81KB
1
这是一篇关于 DDR3 SDRAM IP core 的设计向导，出自飞思卡尔，为了实现 PCB 的灵活设计，我们可以采用合适的拓扑结构简化设计时的板级关联性。
2023-03-06 14:29:43
985KB
1