使用verilog HDL语言编写的串口IP核,经过波形仿真验证
2019-12-21 20:09:07 1.48MB altera UART IP
1
使用verilog HDL语言编写的SPI 收发数据的IP核,功能完整,通过测试仿真
2019-12-21 20:09:07 2.5MB SPI IP FPGA
1
适用于win7/8/8.1/10的usb-blaster驱动,亲测可用
2019-12-21 20:06:12 1.67MB usb-blaster 驱动 altera
1
自己亲自测试过的可用的Modelsim-Altera 10.1d破解软件
2019-12-21 20:06:07 511KB Modelsim
1
在使用altera DE0开发板进行实验时,可能出现识别不了开发板的问题,这时在设备管理器中重新安装此驱动程序即可解决。
2019-12-21 20:05:21 550KB altera DE0驱动
1
学习FPGA初期的一些笔记,本文介绍了常见的几种引脚分配方式
2019-12-21 20:04:17 410KB FPGA 引脚分配
1
Altera破解器6.0-15.1_Windows版合集_密码12345 这个是6.0-15.1_所有破解器,包含quartus、DSPbuilder的破解 密码12345 注意版本的对应,license只能适用于对应的版本
2019-12-21 20:04:05 1.81MB altera 破解器 合集 Windows版
1
ALTERA DE2-115开发板的原理图,网上也找了好久的。
2019-12-21 19:58:49 1.13MB atlter de2 原理图
1
altera公司IP核使用手册,对于学习EDA技术的学生或工程师有用
2019-12-21 19:57:58 1MB altera IP核使用
1
电子课设报告,全文一万多字,详细介绍了各模块的原理及实现方法。
2019-12-21 19:57:03 704KB FPGA verilog altera quartus
1