FPGA发展到今天，SerDes(Serializer-Deserializer)基本上是标配了。从PCI到PCI Express, 从ATA到SATA，从并行ADC接口到JESD204, 从RIO到Serial RIO,…等等，都是在借助SerDes来提高性能。SerDes是非常复杂的数模混合设计，用户手册的内容只是描述了森林里面的一棵小树,并不能够解释SerDes是怎么工作的。SerDes怎么可以没有传输时钟信号？什么是加重和均衡？抖动和误码是什么关系？各种抖动之间有什么关系？本篇小文试着从一个SerDes用户的角度来理解SerDes是怎么设计的, 由于水平有限,一定有不够准确的地方,希望对刚开始接触SerDes的工程师有所帮助。

JEDEC标准，JESD204C协议，还有ESIstream协议，JESD204B协议，有的我是下载的有的是买的，也是为了以后下载东西方便一点，希望各位谅解，本人研究高速串行接口，FPGA，希望能相互交流

TI经典资料 SERDES接口 高速接口 处理器

本篇主要介绍了 SerDes 的基本结构和用好 SerDes 需要掌握一些的知识,希望对你的工作有所帮助

非常详细的XILINX的SERDES的解说文档，共200多页，PDF格式，可以方便用于FPGA设计人员和验证人员掌握FPGA的IO，对于ALTERA也有不菲的借鉴效果。不看绝对后悔。

Spartan6 FPGA的serdes模块里有一个BITSLIP功能，用于对齐串行数据，但官方手册里对这个功能介绍很少，大多数人都不知道怎么用。这个文档是国外论坛一个大牛的分析介绍，配合时序图详细介绍了BITSLIP的用法，看完茅塞顿开！！

SERDES介绍和应用。里面用IBM SERDES IP做例子。

文档详细介绍了SerDes的作用、结构及其设计时抖动Jitter的介绍，深入分析了SerDes的PLL模块，发送模块Tx，接收模块Rx等。

serder 基本理论以及基本电路设计介绍分析，适合 serdes入门学习。