搜索【verilog】的结果

2选一数据选择器源代码（verilog HDL）

2022-06-17 08:29:43 169B 源代码

1

计算机组成原理课设.zip

一个压缩包,里面含有 Verilog源码和课设报告两个文件夹源码有六个实验 1/2分频器触发器全加器 8位比较器等还有个自选题存储器实验报告包括实验目的,实验题目,实验要求,仿真图分析,实验心得等直接就可以用了

2022-06-17 01:39:41 300KB 计算机组成原理 Verilog 简单Verilog语言入门 Verilog实验报告

1

verilog实现的232串口程序

以Verilog语言实现波特率固定或可变的RS232串口功能，并且附有实现multisim功能仿真的testbench

2022-06-16 22:55:26 3.83MB FPGA Verilog RS232 仿真

1

数字逻辑设计及应用教学课件：5-1 verilog HDL-CHENYU.ppt

2022-06-16 20:00:18 3.29MB 计算机 互联网 文档

verilog编写的FIFO

数字信号处理中经常使用到FIFO存储器，本程序就是用verilog语言编写的FIFO存储器，将每个模块分开，层次清晰。

2022-06-16 19:11:41 2KB verilog FIFO

1

抢答题.zip

该程序是六位抢答器的EDA的Verilog程序，设有提前抢答报警

2022-06-16 14:38:07 1.32MB EDA Verilog

1

DAC8811 Verilog驱动（Basys3成功验证）

DAC8811Verilog驱动，用两路DAC8811产生两路正弦波，通过按键可以调节频率为1kHz、10kHz、100kHz（运放opa2340波形完美）

2022-06-16 10:59:32 574KB Verilog 驱动 FPGA DAC8811

1

vscode的Verilog插件.zip

2022-06-16 09:00:15 3.6MB 编程语言 软件/插件 verilog

1

驱动蜂鸣器演奏歌曲

FPGA开发板蜂鸣器 verilog语言代码

2022-06-15 16:11:21 3.73MB 蜂鸣器 FPGA verilog语言

1

verilog eda 秒表

verilog eda 秒表1）熟悉EDA环境下的复杂逻辑模块的设计方法、设计过程及其注意事项； 2）学习EDA软件Quartus-II的使用； 3）学习硬件描述语言VHDL/Verilog HDL并进行编程； 4）学习秒表功能设计和LCD显示的基本原理、控制流程

2022-06-15 14:31:54 26KB 秒表

1