搜索【Modelsim仿真】的结果

SDRAM的MOdelsim仿真

这是使用ModelSim仿真SDRAM时序操作的完整代码，其中还有PLL模块以及FIFO模块的仿真源码。

2019-12-21 21:01:01 4.18MB SDRAM Modelsim 仿真 FPGA

1

使用Verilog+quartus2+ModelSim仿真UART串口通信（32位）

在测试文件中，设定串口发送模块发送的内容，并发给接收模块接收端，通过仿真，可知接收模块接收内容和发送内容一致

2019-12-21 20:50:53 40KB FPGA串口 多字节通信

1

quartus11.0 FFT IP核的实现 modelsim仿真通过

2019-12-21 20:29:01 8.45MB FFT IP核

1

AES加密算法modelsim仿真-Verilog语言

这里面包括了ＡＥＳ加密算法使用ModelSim仿真软件和Verilog语言完成的功能模块代码和测试模块代码

2019-12-21 20:27:07 8KB Verilog、AES

1

MATLAB设计FPGA实现联合ISE和Modelsim仿真的FIR滤波器设计

本文首先利用MATLAB产生两个频率不一样的正弦信号，并将这两个正弦信号相加，得到一个混叠的波形；然后利用MATLAB设计一个FIR低通滤波器，并由Verilog实现，联合ISE和Modelsim仿真，实现滤除频率较高的信号，并将滤波后的数据送到MATLAB中分析。绝对原创。

2019-12-21 19:45:53 1.08MB FIR MATLAB

1

最近在学习《计算机原理与设计：Verilog HDL版李亚民》，书中有完整的verilog代码（但不包括testbench），包括ALU设计（第四章），单周期CPU设计（第五章），多周期CPU设计（第7章），流水线CPU设计（第8章），FPU设计（第9章）

2019-12-21 19:40:41 49KB 计算机原理与设计 Verilog HDL 源代码

1

CRC检验码是最常用的，用来检测数据传输是否出错，所以掌握是必备的

2019-12-21 19:36:44 11.2MB verilog CRC5 FPGA

1

ModelSim仿真图像输入和输出仿真工程

在modelsim中仿真图像输入输出，用bmp位图作为图像源输入，最后再转成bmp位图输出。

2019-12-21 19:34:47 3.66MB 图像 verilo models

1

modelsim仿真带ROM的程序需要convert_hex2ver.dll

需要使用modelsim仿真带ROM的程序的同学可能要用到，不谢。

2019-12-21 19:31:49 20KB modelsim rom .hex quartusii

1

Quartus_ii_11.0教程(包含modelsim仿真).

2019-12-21 19:25:39 1.01MB Quartus_ii

1