只为小站
首页
域名查询
文件下载
登录
首页
FPGA Verilog HDL语句写50MHz到100hz分频
FPGA Verilog HDL语句写50MHz到100hz分频
上传者:
64086449
|
上传时间: 2022-11-14 09:57:00
|
文件大小: 224B
|
文件类型: V
FPGA
Quartus
数字电路
简单实用Verilog HDL语句,利用反转实现50MHz转换为100hz,或1000hz,10hz,1hz.改变其中一个参数即可实现。
文件下载
立即下载
评论信息
其他资源
N2N服务器版(windows)V2.1,带设置系统启动软件
教学计划编制问题--课程管理
模拟泊松过程 R语言
机械设计计算齿轮强度校核M文件
简单的网络嗅探器(Linux 源码)
以太网控制器Verilog源码(含有MAC,MII接口)
Qt编写的串口收数据并显示数据曲线
用Java写的一个简单爬虫,爬取京东图书信息
C#读取文件并通过图表展绘
2017闫辉思科CCNA&华为HCNA综合课程视频26讲
KNN手写识别代码
html静态旅游网站源码
opencv+android 相片美颜
压缩感知常见测量矩阵二维图像仿真实验代码
格林姆林-源码
jshint-stylish:JSHint的时尚记者-源码
2014最终版矩阵理论A卷.pdf
threejs 减速机模型.json
7-zip 批量单个压缩.zip
mfc编写的小区住户管理系统
具有掩盖图像且像素不扩展的渐进式可视密码
lightened_cnn_S 5M模型
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
热门下载
PowerBI视觉对象共计271组,更新日期2021.01.20日.zip
matpower5.0b1.zip
机械臂避障路径规划仿真 蚁群算法 三维路径规划
matlab机器人工具箱实现机械臂直线轨迹&圆弧轨迹规划
scratch版 我的世界.sb2
sqlite运行所需Vc++运行环境,纯净版System.Data.SQLite.dll及SQLite.Interop.dll
Elsevier爱思唯尔的word模板.zip
DBSCAN算法Matlab实现
IEEE33节点配电网Simulink模型.rar
C4.5决策树算法的Python代码和数据样本
基于YOLOV5的车牌定位和识别源码.zip
西安问题电缆-工程伦理案例分析.zip
csma/ca和csma/cd的matlab仿真源代码带有详细的注释
Steam离线安装版
华为结构与材料工程师-知识点总结【by詹姆斯申易登】.pdf
最新下载
Rpe - RedoX Packet Editor
固定资产管理系统源码.zip
AccessDatabaseEngine_X64.rar
广东工业大学高频电子线路实验报告
深入理解Android内核设计思想.pdf
聚水潭功能介绍全PPT
360万中文词库
华为OLT版本拆包工具最新版v1r19c12_packet_tool
图像融合-评估指标-python
GA/T 1400-2017公安视频图像信息应用系统(PDF完整版)