护机密商业资料 详细记录文件操作（打开、修改、删除等） 记录文件操作时的屏幕 限制使用移动存储设备（U盘授权）防止滥用公司电脑 应用程序的统计与控制 网页浏览的统计与控制 网络流量的统计与控制 邮件监控 评估员工工作态度 详细记录员工使用应用程序 详细记录员工浏览网页 员工使用电脑情况图表分析 方便的电脑资产管理 自动获取电脑硬件设备清单 远程信息查看、操作、控制 驱动、USB、通讯类设备控制 漏洞检查 软件分发 完善丰富的报表功能 自动生成、发送邮件报告 定时记录电脑屏幕

P-guard企业信息监管系统，是一款领先的内网安全软件，它能够协助企业解决最棘手的内网安全问题，借助IP-guard强大的功能，企业能够有效地进行用户行为管理，防范信息外泄，营造健康安全的网络环境

资产管理 - 详细记录每台计算机的软硬件资产信息，还可以定义各项资产的厂商、规格、版权等辅助信息 - 记录硬件设备的异动，软件的安装和卸载，并能对异动情况及时报警 - 自动汇总硬件配置，统计软件资产 软件分发 - 快速部署和安装第三方软件到企业内各台计算机，例如ERP系统的客户端，办公插件，Office补丁程序 - 派发文件或通告等文档到客户端指定的位置，减轻管理员的工作，提高效率 补丁管理 - 定时检查和下载系统安全补丁，并在网络内自动分发和安装 远程维护 - 管理员可以远程实时查看计算机，例如进程列表，服务列表等，帮助管理员分析和解决远程计算机故障 - 能够像操作本机一样操作远程计算机，快速解决远程计算机故障 - 管理员可以和远程计算机进行文件互传，方便传递诊断工具和获取信息文档

中芯国际集成电路制造有限公司（“中芯国际”，纽约证券交易所：SMI，香港联合交易所：981）和卓胜微电子，中国知名射频 IP 公司，今日共同宣布卓胜微电子的蓝牙射频 IP 已在中芯国际55纳米低功耗逻辑工艺上通过硅验证，并已集成到中芯国际某客户的产品流片当中。 《中芯国际与卓胜微电子共创55纳米射频IP平台：推进技术应用与消费电子产品创新》 中芯国际集成电路制造有限公司与卓胜微电子的强强联合，标志着中国在射频集成电路（RF IC）领域的又一重大突破。双方共同开发的55纳米射频IP平台，成功通过硅验证，并已应用于中芯国际客户的实际产品中，预示着中国在半导体技术上的竞争力正不断提升。 此次合作的核心是卓胜微电子的蓝牙射频IP，它已经在中芯国际的55纳米低功耗逻辑工艺上经过严格的硅验证，这意味着该IP已经具备了高效能和低能耗的特性，符合现代电子设备对能耗控制的高要求。这一成果不仅是中芯国际建立射频IP平台的重要步骤，也彰显了其在射频技术领域的领先地位。 55纳米工艺技术对于射频IP来说至关重要，因为它能显著减小芯片尺寸，降低功耗，同时提高性能。这种先进的工艺使得射频IP更适合于各类便携式和物联网设备，如智能手机、平板电脑，以及在物联网（IoT）市场中快速增长的各种智能设备，如可穿戴设备、智能家居系统、智能医疗设备和智能运动装备等。 中芯国际设计服务中心的资深副总裁汤天申博士对此表达了高度评价，他认为，与卓胜微电子的合作是公司提供先进射频IP解决方案的关键，这将加强中芯国际在全球半导体代工市场的地位，为客户提供更优秀的设计服务和解决方案。 卓胜微电子总经理许志翰也强调了低功耗蓝牙技术在IoT领域的广泛应用前景。随着物联网的快速发展，低功耗蓝牙技术的普及将推动智能设备的广泛应用，从日常生活中的各种穿戴设备到家庭自动化，再到健康管理，都将受益于这种高效、节能的无线通信技术。通过与中芯国际的合作，卓胜微电子期望以其先进的蓝牙技术及专业服务，为全球客户提供强有力的支持。 此次合作的成功不仅体现了中芯国际和卓胜微电子在技术研发上的深厚积累，也展示了中国半导体产业在射频IP领域的创新实力。未来，随着5G、AI等新技术的不断融合，这种创新的射频IP平台将为更多高性能、低功耗的消费电子产品提供强大的技术支持，进一步推动全球电子信息产业的发展。

在我们日常使用电脑的过程中，经常会遇到需要在不同网络环境下切换 IP 地址的情况。手动设置 IP 地址不仅繁琐，还容易出错。今天，我要向大家推荐一款超实用的网络管理工具 ——IP Switcher。 一、软件简介： IP Switcher 是一款功能强大的网络配置切换软件，它可以帮助用户在不同的网络环境下快速切换 IP 地址、子网掩码、网关、DNS 等网络设置，提高工作效率。 二、软件特点： 快速切换 IP Switcher 可以在几秒钟内完成网络配置的切换，无需手动设置 IP 地址、子网掩码、网关、DNS 等参数，大大节省了时间。 多种配置方案 用户可以根据不同的网络环境创建多个网络配置方案，每个方案可以设置不同的 IP 地址、子网掩码、网关、DNS 等参数。在需要切换网络环境时，只需选择相应的配置方案即可。 自动切换 IP Switcher 支持自动切换网络配置方案，可以根据用户设置的条件自动切换到相应的网络配置方案。例如，用户可以设置在连接到特定的无线网络时自动切换到相应的网络配置方案。 简单易用 IP Switcher 的界面简洁直观，操作非常方便。用户只需几个简单的步骤

FPGA ARINC 429源码IP是一套专门为现场可编程门阵列（FPGA）设计的源代码知识产权（IP）核，用于实现ARINC 429航空电子数据总线协议。ARINC 429是一种广泛应用于飞机电子设备中的串行数据传输标准，它规定了数据的传输速率、电平标准、消息格式等参数，用于飞机内部设备之间的通信。FPGA ARINC 429源码IP支持XILINX和ALTERA两大主流FPGA制造商品牌，方便开发者在不同平台上的集成与应用。 该源码采用Verilog语言编写，Verilog是一种广泛使用的硬件描述语言（HDL），非常适合描述复杂电子系统的行为和结构。通过使用FPGA ARINC 429源码IP，工程师能够快速地将ARINC 429通信协议集成到其FPGA设计中，从而加快开发进程并减少从零开始编写协议实现的复杂性和时间成本。 文件名称列表中包含了多个与FPGA ARINC 429源码IP相关的文档和图片资源。这些文件提供了关于模拟中水力裂缝与天然裂缝交汇模型的分析，协议源码的设计与实现，以及源码技术的深度解析。这些文档可能为使用者提供了技术背景、实现细节、使用指南和案例研究等内容。 模拟中水力裂缝与天然裂缝交汇的模型分析文档，可能提供了有关地质模型的构建和裂缝形成机制的理论基础。而在“协议源码的设计与实现”文档中，则可能详细阐述了ARINC 429协议在FPGA中的实现机制，包括信号处理、数据编码解码、同步以及错误检测等关键功能。 此外，还有关于编程实践的文档，这些文档可能包含了如何从源码出发，理解和实现通信协议的详细过程。这将有助于开发者不仅仅停留在“使用”IP核，还能够深入理解协议的内部工作原理，以适应更为复杂和定制化的开发需求。 FPGA ARINC 429源码IP及相关的技术文档构成了一个完整的开发套件，它不仅提供了实现特定航空电子通信协议的源代码，还为用户提供了深入学习和应用该协议的广泛资源。

TCP/IP（Transmission Control Protocol/Internet Protocol）网络协议是互联网上最基础、最重要的通信协议套件，它定义了网络设备如何交换信息以及数据如何传输。这个协议族由一系列小的协议组成，共同构成了互联网的基础架构。《TCP/IP详解》是一套权威的教材，详细介绍了TCP/IP协议的各个方面，包括其原理、实现和应用。 第一卷主要讲述网络接口层，也就是OSI模型中的物理层和数据链路层。这里涵盖了网络接口层的主要协议，如Ethernet、Token Ring、PPP等。同时，还深入讨论了IP协议，包括IP地址、子网掩码、IP分片与重组等核心概念。此外，书中还讲解了ICMP（Internet Control Message Protocol）和ARP（Address Resolution Protocol）这两个关键的辅助协议，它们在错误检测和地址解析中起到重要作用。 第二卷重点在于网络层的IP服务，特别是TCP（Transmission Control Protocol）和UDP（User Datagram Protocol）。TCP是面向连接的、可靠的传输协议，它通过序列号、确认应答、重传机制等保证了数据的可靠传输。而UDP则是无连接的、不可靠的传输协议，适合对实时性要求高的应用。此外，本卷还涵盖了TCP的拥塞控制、窗口大小调整等高级特性。 第三卷深入探讨了应用层协议，包括HTTP、FTP、SMTP、DNS等，这些都是我们日常使用互联网时必不可少的部分。HTTP是超文本传输协议，用于网页浏览；FTP是文件传输协议，用于在网络上传输文件；SMTP是简单邮件传输协议，负责电子邮件的发送；DNS是域名系统，将人类可读的域名转换为IP地址，使得我们能够方便地访问网站。 《TCP/IP详解》这套书不仅理论深入，而且包含大量实例，有助于读者理解协议的实际工作原理。无论是网络管理员、程序员还是对网络感兴趣的读者，都能从中受益匪浅。通过学习TCP/IP，我们可以更深入地理解互联网的工作机制，为开发网络应用、优化网络性能、解决网络问题打下坚实基础。

比较和分析了LEON2，OpenRISC1200，NiosII 等3 种开放性RISC 处理器IP 核的结构特点， 然后分以三种处理器为核心在FPGA 平台上构建了一个评测系统， 采用Dhrystone 2.1 基准测试程序评测了它们的性能最后在0.18um 的CMOS工艺下进行了综合， 给出了它们在ASIC 平台下面积和频率的比较。 开放性32位RISC处理器IP核在当前的SoC（System on Chip）设计中扮演着至关重要的角色，尤其在嵌入式系统和高性能计算领域。本文主要对比和分析了三种开源的32位RISC处理器IP核：LEON2、OpenRISC1200和NiosII。 LEON2处理器由Gaisler Research公司开发，最初源于欧洲航天局的项目，设计目标是摆脱对美国处理器的依赖。LEON2基于SPARCV8指令集架构，具备5级流水线设计，支持数据Cache和指令Cache分离，并且可选配16x16 MAC单元以增强数字信号处理能力。它还提供了浮点运算单元和协处理器接口，便于扩展。LEON2采用AMBA2.0总线标准，便于与其他系统组件集成，同时具备调试支持单元和调试串口，以方便开发和调试。其可配置性是其一大亮点，用户可以通过图形化界面定制Cache大小、是否支持硬件乘除法等功能。 OpenRISC1200是OpenCores组织发布的32位RISC处理器，是OpenRISC1000系列的一部分。它也是一个开放源代码项目，旨在提供一个简单、高效且低成本的处理器核心。OpenRISC1200的结构相对简洁，适合那些对成本和功耗敏感的嵌入式应用。它同样支持C/C++的开发环境，但可能不如LEON2那样具备丰富的外设接口和扩展功能。 NiosII则是Altera公司提供的RISC处理器IP核，作为其FPGA解决方案的一部分。NiosII处理器家族包含快速、经济和平衡三种变体，以满足不同性能和资源需求。它支持多种软件开发工具，如嵌入式软件开发套件（EDK），并可以方便地与Altera的FPGA器件和其他硬件组件集成，提供灵活的软硬件协同设计能力。 通过对这三种处理器的比较，可以发现它们各有特色。LEON2以其高性能和高度可配置性受到青睐，OpenRISC1200则以开源和低成本吸引关注，而NiosII凭借其与Altera FPGA平台的紧密集成和丰富的开发工具赢得用户。在实际应用中，选择哪种处理器主要取决于具体项目的需求，如性能、成本、可配置性、开发工具和生态系统支持等因素。 Dhrystone 2.1基准测试程序被用来评估这些处理器的性能，这是一种常用的衡量CPU性能的工具，通过执行一系列的计算密集型任务来估计处理器的运行速度。通过在FPGA和ASIC平台上进行测试，可以获取到处理器在实际应用中的性能表现和面积、频率指标，为设计决策提供依据。 开放源代码的32位RISC处理器IP核为SoC设计提供了多样化的选择。开发者可以根据项目需求，结合处理器的性能、可配置性、成本和生态系统支持等因素，选择最适合的处理器IP核。随着技术的不断进步，这类处理器的核心性能和可定制性将进一步增强，对于推动SoC设计的发展和创新有着积极的促进作用。

USB 2.0（Universal Serial Bus 2.0）是一种高速接口标准，广泛应用于各种电子设备，如计算机、手机、打印机、摄像头等。IP核（Intellectual Property Core）是集成电路设计中的关键组件，它代表了特定功能的硬件设计，可以被其他系统设计者重复使用。在本主题中，“USB 2.0 IP核”指的是专门实现USB 2.0规范的可重用硬件模块。 USB 2.0标准于2000年发布，相比于之前的USB 1.1，它提供了显著的速度提升，最高传输速率可达480 Mbps（即60 MB/s），被称为“High Speed”模式。这个速度的提升使得USB 2.0成为传输大量数据的理想选择，例如高清视频、大容量存储设备等。 USB 2.0 IP核通常包含以下主要部分： 1. **主机控制器（Host Controller）**：这是USB系统的中心，负责管理USB设备的连接、分配带宽、发送和接收数据。它包含了事务传输器、端点管理器和总线电源管理器等子模块。 2. **设备控制器（Device Controller）**：位于USB设备内部，处理与主机之间的通信。它包括收发器、状态机、端点缓冲区等。 3. **物理层（PHY）**：负责将USB 2.0的数据信号转换为适合传输的模拟信号，同时接收并转换回数字信号。它还包含了数据编码和时钟恢复机制。 4. **USB协议栈**：是软件层的一部分，负责解析USB协议，包括枚举过程（device discovery）、配置选择、数据传输和错误处理等。 5. **端点（Endpoint）**：是设备上数据交换的逻辑单元，每个端点都有自己的缓冲区和传输特性。USB 2.0支持四种类型的端点：控制端点（Control）、批量端点（Bulk）、中断端点（Interrupt）和同步端点（Isochronous）。 USB 2.0 IP核的设计和实现需要遵循USB规范，确保兼容性和可靠性。在实际应用中，设计者可以根据需求选择集成USB 2.0 IP核，以快速构建符合USB 2.0标准的系统。相关文档通常会涵盖以下内容： - **接口定义**：详细描述了IP核与其他模块的连接方式，包括引脚定义、时序要求等。 - **配置选项**：可能包含多种工作模式、电源管理设置等，以适应不同的应用场景。 - **软件支持**：提供驱动程序开发指南，以便在操作系统上实现USB设备的驱动程序。 - **设计实例**：展示如何将IP核集成到FPGA或ASIC设计中，并进行验证。 - **故障排查**：提供常见问题及解决方案，帮助开发者解决在设计和调试过程中遇到的问题。 USB 2.0 IP核是实现高速USB通信的关键组件，它涵盖了从物理层到协议层的完整功能。通过理解其内部结构和工作原理，以及参考提供的文档，设计者可以高效地将USB 2.0功能集成到自己的系统中。

摘 要  介绍一款开源的、符合SPARCV8规范的、采用RISC结构的32位处理器IP按——Leon2，它可以从互联网上免费下载使用。Leon2是以VHDL形式存在的软核、完全可综合、内部硬件资源可裁剪、主要面向嵌入式应用系统、可以用FPGA／CPLD和ASIC等技术实现。文中介绍Leon2的结构、技术特点、软硬件的开发过程和一些应用实例。关键词 Leon2 SPARC V8 AMBA VHDL 交叉编译器引 言    Leon2是GaislerResearch公司于2003年研制完成的一款32位、符合IEEE-1754(SPARCVS)结构的处理器IP核。它的前身是欧空局研制的Leon以及E