数电课设报告-灯光显示电路.doc 数电课设报告-灯光显示电路.doc 数电课设报告-灯光显示电路.doc 数电课设报告-灯光显示电路.doc 数电课设报告-灯光显示电路.doc 数电课设报告-灯光显示电路.doc 数电课设报告-灯光显示电路.doc 数电课设报告-灯光显示电路.doc 数电课设报告-灯光显示电路.doc 数电课设报告-灯光显示电路.doc 数电课设报告-灯光显示电路.doc 数电课设报告-灯光显示电路.doc 数电课设报告-灯光显示电路.doc 数电课设报告-灯光显示电路.doc 数电课设报告-灯光显示电路.doc 数电课设报告-灯光显示电路.doc 数电课设报告-灯光显示电路.doc 数电课设报告-灯光显示电路.doc 数电课设报告-灯光显示电路.doc 数电课设报告-灯光显示电路.doc 数电课设报告-灯光显示电路.doc 数电课设报告-灯光显示电路.doc 数电课设报告-灯光显示电路.doc 数电课设报告-灯光显示电路.doc 数电课设报告-灯光显示电路.doc 数电课设报告-灯光显示电路.doc 数电课设报告-灯光显示电路.doc 数电课设报告-灯光显示电路.

YOLO（You Only Look Once）是一种流行的实时对象检测系统，它能够快速准确地在图像和视频流中识别和定位多个对象。YOLO将对象检测任务作为一个回归问题来处理，直接在图像中预测边界框（bounding boxes）和概率，这种方法与传统的对象检测方法（如R-CNN系列）不同，后者采用区域建议网络（region proposal networks）来生成候选区域，然后对每个区域进行分类。 YOLO模型的最新版本包括YOLOv3、YOLOv4和YOLOv5等。它们在速度和准确性方面不断进行优化，尤其是在实时视频处理方面表现出色。YOLOv4和YOLOv5等版本，由于引入了更先进的深度学习架构和训练技巧，如使用Darknet-53作为骨干网络，以及引入SPP（Spatial Pyramid Pooling）模块、PAN（Path Aggregation Network）等技术，使得模型在保持高准确度的同时，速度也得到了大幅度提升。 在处理视频流时，YOLO系统能够逐帧处理视频中的图像，实时检测帧中的多个对象，并在检测到的对象周围绘制标注框。这些标注框通常是矩形，它们的位置和大小由模型预测得到，用于标示出预测的对象。标注框的颜色和样式可以根据用户需求进行定制，以便于区分不同类别的对象或突出显示特定信息。 动态显示对象尺寸是YOLO系统的一个重要功能，它能够根据标注框提供的信息，计算并显示对象的实际尺寸。这通常需要系统预知视频流中对象与摄像机之间的距离或者摄像头的参数（如焦距和视野范围），结合图像处理中的透视变换原理，计算出实际对象的大小。 在实际应用中，YOLO检测视频流并动态显示标注框和对象尺寸的过程通常包括以下几个步骤：捕获视频流帧；将每帧图像送入YOLO模型进行处理；然后，YOLO模型输出每个检测到的对象的类别、边界框坐标以及对象的尺寸信息；接着，处理这些信息，将其添加到视频流的帧上，通常以覆盖在对象周围的矩形框和尺寸数字的形式显示；输出带有标注信息的视频帧，并进行实时显示或存储。 YOLO的这一功能在多种场景下具有广泛的应用价值，包括智能交通监控、安全监控、工业自动化、零售分析等。它不仅能够提高监控的效率，还能为数据收集和分析提供实时的、高精度的视觉支持。 YOLO模型的易用性和性能使其成为开发者和研究人员的首选对象检测工具之一。许多开源项目和库，如Darknet、PyTorch-YOLOv5、OpenCV等，都提供了YOLO模型的实现，使得研究人员和开发者能够轻松地将YOLO集成到他们的项目中，并进行实时的视频对象检测。 YOLO检测视频流并动态显示标注框和对象尺寸的能力是实时计算机视觉应用中的一个关键技术，它通过结合深度学习和经典图像处理技术，为多种行业和领域提供了高效的视觉识别解决方案。随着深度学习技术的不断进步，YOLO及其衍生模型将继续在精确度和速度上取得突破，进一步扩大其应用范围。

在Windows 7操作系统中，有时候出于安全考虑或者为了简化登录过程，我们可能希望某些用户账号不显示在登录屏幕（登录框）上。特别是在共享设置中，例如手机直接访问电脑的共享目录时，我们可能并不想让这些用户账号对所有人可见。本教程将详细解释如何在Win7中隐藏特定的共享用户，以便他们不会在登录界面出现，同时还能保持对共享资源的访问权限。 我们需要了解Windows 7的用户账户控制机制。系统中的每个用户都有自己的账户，这些账户可以在登录界面看到，供用户选择登录。对于共享用户，通常我们会设置一个具有适当权限的账户，用于手机或其他设备访问共享文件。然而，我们可以通过修改注册表来隐藏这个用户，使其不在登录界面显示。 步骤1：备份注册表 在开始菜单中搜索“regedit”，打开注册表编辑器。在进行任何修改之前，请务必先备份注册表，以防意外导致系统问题。 步骤2：定位到相关注册表键 导航至以下路径： `HKEY_LOCAL_MACHINE\SOFTWARE\Microsoft\Windows\CurrentVersion\Policies\System` 步骤3：创建新DWORD值 在右侧空白区域，右键点击，选择“新建” -> “DWORD（32位）值”。将新创建的值命名为`NoNameDisplay`。 步骤4：修改DWORD值 双击新创建的`NoNameDisplay`，将其数值数据设置为`1`。这会隐藏登录界面的用户账户列表。 注意：如果你的操作系统是64位版本的Windows 7，还需要在`HKEY_LOCAL_MACHINE\SOFTWARE\Wow6432Node\Microsoft\Windows\CurrentVersion\Policies\System`下执行相同操作。 步骤5：应用更改 保存并关闭注册表编辑器，然后重启计算机使更改生效。 在提供的压缩包文件中，有两个`.reg`文件，分别对应32位和64位系统。运行对应的`.reg`文件可以直接导入上述步骤中所需的注册表键值，这样可以更方便地完成设置。 另外，压缩包中的`.txt`文件可能是详细的文字说明，包含了以上步骤，方便参考。 通过以上方法，我们可以实现Win7系统中特定用户的隐藏，确保手机等设备能直接访问共享文件，而不会在登录界面看到这些用户。但请注意，隐藏用户账户并不能阻止具备管理员权限的用户查看或访问这些账户，因此在设置共享权限时仍需谨慎，以免造成不必要的安全风险。

“基于金属纳米孔阵列的超表面全息显示技术研究：FDTD仿真与GS算法优化设计”,宽带全息超表面模型 金属纳米孔 fdtd仿真 复现lunwen：2018年博士lunwen：基于纳米孔阵列超表面的全息显示技术研究 lunwen介绍：单元结构为金属纳米孔阵列，通过调整纳米孔的转角调控几何相位，全息的计算由标量衍射理论实现，通过全息GS算法优化得到远场全息图像； 案例内容：主要包括金属纳米孔的单元结构仿真、几何相位和偏振转效率与转角的关系，全息相位的GS算法迭代计算方法，标量衍射计算重现全息的方法，以及超表面的模型建模和远场全息显示计算； 案例包括fdtd模型、fdtd建模脚本、Matlab计算相位GS算法的代码和标量衍射计算的代码，以及模型仿真复现结果，和一份word教程，宽带全息超表面的设计原理和GS算法的迭代过程具有可拓展性，可用于任意全息计算； ,关键词：宽带全息超表面模型; 金属纳米孔; fdtd仿真; 纳米孔阵列超表面; 全息显示技术; 标量衍射理论; GS算法迭代计算; 几何相位; 偏振转换效率; 超表面模型建模; 远场全息图像复现; fdtd模型; Matlab计算相位代

内容概要：本文详细探讨了基于金属纳米孔阵列的宽带全息超表面技术，重点介绍了其单元结构仿真、几何相位与偏振转换效率的关系、全息相位的GS算法迭代计算方法以及标量衍射计算重现全息的方法。通过FDTD仿真和MATLAB代码实现了模型的构建和全息图像的远场显示。研究不仅复现了2018年博士论文的内容，还深入分析了各关键步骤的技术细节及其应用前景。 适合人群：光学工程、物理电子学及相关领域的研究人员和技术爱好者。 使用场景及目标：适用于希望深入了解超表面全息显示技术的研究人员，特别是那些关注金属纳米孔阵列、FDTD仿真和GS算法的人群。目标是掌握从理论到实践的完整流程，能够独立进行相关实验和模拟。 其他说明：文中提供的FDTD建模脚本、MATLAB代码和详细的Word教程有助于读者更好地理解和复现实验过程。此外，研究结果具有广泛的可扩展性和应用潜力，可用于多种全息计算任务。

北京邮电大学 信通院 大三 计算机原理与应用实验课程 流水灯实验提高部分代码——数码管动态显示0-99，直接将代码复制粘贴到main.c即可

如何利用51单片机控制16x64大屏幕点阵实现七种不同的滚动显示方式，包括汉字、英文和表情的上下左右滚动、上显、下显以及多种方式的组合显示。文中不仅提供了详细的Proteus仿真电路设计，还附有完整的C语言程序源代码。通过按键可以方便地切换显示方式并调节滚动速度，从而实现灵活多样的动态显示效果。 适合人群：对嵌入式系统开发感兴趣的电子工程学生、初学者和有一定经验的研发人员。 使用场景及目标：适用于各类科技项目中需要动态文字和图形显示的应用场景，如广告牌、信息公告板等。目标是帮助读者掌握51单片机与大屏幕点阵结合的技术，提升项目的视觉吸引力和技术含量。 其他说明：本文提供的资料包括详细的硬件设计图、软件源代码及操作指南，有助于读者快速理解和应用相关技术。

【FPGA虚拟魔方（HDMI显示）】项目是一个创新性的技术实现，它结合了硬件描述语言编程和数字系统设计，展示了FPGA（Field-Programmable Gate Array）的灵活性和强大功能。该项目的核心是在ZYBO开发板上利用ZYNQ SoC（System on Chip）的特性，构建了一个可以模拟三阶魔方并实时通过HDMI接口进行图像输出的系统。 我们需要了解ZYBO开发板。ZYBO是Xilinx公司推出的一款基于ZYNQ-7000系列的单板计算机，集成了ARM Cortex-A9双核处理器和可编程逻辑单元，为开发者提供了软硬件协同设计的平台。ZYNQ SoC将高性能的处理系统与可编程逻辑相结合，使得开发者可以同时处理计算密集型和实时任务。 接下来，FPGA在该项目中的作用至关重要。FPGA是一种可重构的集成电路，用户可以根据需求编写硬件描述语言（如VHDL或Verilog）来定义其内部逻辑结构，实现特定的功能。在这个虚拟魔方项目中，FPGA被用来实现魔方的逻辑运算，包括旋转、颜色更新等操作，以及生成相应的图像数据。 HDMI（High-Definition Multimedia Interface）接口的使用，则使得这个虚拟魔方可以连接到显示器，提供视觉反馈。HDMI能传输未压缩的音频和视频信号，确保了高质量的图像输出。为了实现HDMI显示，开发者需要理解HDMI协议，包括TMDS（Transition Minimized Differential Signaling）编码和时序控制，以及如何在FPGA中配置相应的接口逻辑。 在项目的实现过程中，开发者可能使用了Vivado工具。Vivado是Xilinx的集成设计环境，包括了IP Integrator、HDL综合器、仿真器、适配器和硬件管理器等功能，用于FPGA的设计、验证和调试。文件名中出现的.vivado备份和.log文件，通常记录了Vivado工程的设置、历史操作和调试信息，这些文件对于理解和复现项目过程具有重要意义。 这个"FPGA虚拟魔方（HDMI显示）"项目涵盖了FPGA设计基础、ZYNQ SoC的软硬件协同设计、HDMI接口实现、以及Vivado工具的使用等多个关键知识点。通过这个项目，学习者不仅可以提升自己的硬件编程技能，还能深入理解数字系统的实时性和交互性。同时，这也展示了一个有趣的电子项目是如何将理论知识转化为实际应用的，对电子爱好者和技术学习者来说极具启发意义。

嵌入式系统实验—基于STM32F4的七段数字显示 本实验是基于北京邮电大学信通院大三计算机原理与应用课程的实验一提高部分，旨在展示使用STM32F4单片机实现七段数字显示的实验过程。 知识点一：STM32F4单片机的GPIO配置 在实验中，我们使用STM32F4单片机的GPIO口来控制七段数字显示器。本实验中，我们使用了GPIOF口，定义了SMG_RCC_GPIO和SMG_GPIO两个宏分别表示GPIOF口的时钟使能和GPIOF口本身。然后，我们使用GPIO_InitTypeDef结构体来配置GPIO口的工作模式、输出类型和速度。 知识点二：七段数字显示器的控制 在实验中，我们使用HC595 shift register来控制七段数字显示器。我们定义了HC595_SI、HC595_RCK和HC595_SCK三个宏分别表示HC595 shift register的数据输入、时钟信号和 latch信号。然后，我们使用HC595_Send函数将数字数据发送到HC595 shift register，并使用HC595_Lauch函数来触发 latch信号。 知识点三：数字显示的实现 在实验中，我们使用SMG_Display函数将数字显示在七段数字显示器上。我们首先将数字分离成单个数字，然后使用HC138_A、HC138_B、HC138_C和HC138_D四个宏分别表示七段数字显示器的四个段码。我们使用SMG_ShowStudentID函数将学生的学号显示在七段数字显示器上。 知识点四：延迟函数的实现 在实验中，我们使用SMG_Delay函数来实现延迟功能。本函数使用循环来实现延迟，循环次数可以根据需要进行调整。 知识点五：实验结果 最终，我们可以使用SMG_ShowStudentID函数将学生的学号显示在七段数字显示器上，并且可以调整延迟时间来控制显示速度。 本实验展示了使用STM32F4单片机实现七段数字显示的实验过程，涵盖了GPIO配置、七段数字显示器控制、数字显示实现和延迟函数实现等多个知识点。

本文介绍了在开拓者FPGA开发板上实现六位数码管静态显示0-F的实验过程。实验通过分频模块将50kHz的系统时钟分频为0.5秒的脉冲信号，控制数码管以0.5秒的频率循环显示0-F。数码管显示模块包含位选信号和段选信号的控制逻辑，其中位选信号控制数码管的显示位置，段选信号控制显示内容。实验还详细解释了共阳极数码管的驱动原理，并提供了完整的Verilog代码实现，包括分频模块、数码管静态显示模块和顶层模块的设计。 在FPGA（现场可编程门阵列）开发领域，数码管静态显示实验是一个基础性的练习，它主要涵盖了硬件描述语言Verilog的使用和FPGA开发板的应用。本项目针对的是开拓者FPGA开发板，主要目标是在六位数码管上实现静态显示十六进制数字0至F，即0到15的数字。整个实验过程可以分为几个关键步骤。 实验需要设计一个分频模块，将FPGA开发板上的系统时钟频率从50kHz降至0.5秒的周期脉冲信号。这个分频的过程是基于计数器的原理，当计数器累计到一定值时，输出一个脉冲信号，控制数码管的显示刷新频率。 接下来是数码管显示模块的设计，它包括两个主要控制信号：位选信号和段选信号。位选信号决定了哪一个数码管将显示数字，而段选信号则决定了相应数码管显示的具体内容。在共阳极数码管中，每个段都需要一个负电压来点亮，因此段选信号实际上控制着向数码管各个段发送的电压值。 实验的核心内容是理解共阳极数码管的驱动原理。共阳极数码管的每个段都有一个共用的阳极，当某个段的阴极被接地时，该段会点亮。因此，通过向各个段的阴极施加适当的电平，就可以控制数码管上显示的数字。由于实验中涉及到的是静态显示，所以不需要动态扫描，只需要确保每个段对应的电平正确即可。 项目提供了完整的Verilog代码实现。代码中包括了分频模块、数码管静态显示模块以及顶层模块的设计。顶层模块负责将分频模块的输出连接到数码管显示模块，从而实现整个系统的功能。在编写代码时，需要精确地描述每个模块的逻辑关系和信号流向，确保模块之间能够正确地通信和协同工作。 实验的进行不仅能够帮助学习者掌握FPGA的基本使用方法，还能加深对Verilog语言编程的理解，尤其是在硬件逻辑描述和时序控制方面。通过这样的实践，学习者能够深入理解FPGA的内部结构和工作原理，为进一步学习更复杂的FPGA项目打下坚实的基础。 在提供的压缩包文件中，包含了名为“0X8cJc2URNDzn5OcIBjG-master-c057008f79e3020ab2e9fe7adcd35f439d86526f”的文件，这个文件很可能包含了整个项目的源代码文件和相关的文档说明，供学习者下载使用和参考。