ADF4351结合外部环路滤波器和外部参考频率使用时，可实现小数 N分频或整数 N分频锁相环 (PLL)频率合成器。
2021-07-25 10:30:53
952KB
1
基于FPGA的ADF4351驱动程序，经过多次验证可行，以IP方式调用，代码清晰明朗，很容易理解，不清楚的可以联系
2021-06-16 15:28:47
4KB
1
电赛时准备的锁相环历程，支持103和407，可以通过调用函数更改输出频率。
2021-05-21 13:39:42
612.81MB
1