一个方便好用的将图片直接生成mif文件的工具。是做计算机组成原理等实验时的利器。

该程序是六位抢答器的EDA的Verilog程序，设有提前抢答报警

4位定点除法器EDA+verilog+HDL+源代码.rar

EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序

Altera公司的FPGA/CPLD器件 1. Stratix II 系列FPGA 2. Stratix系列FPGA 3. ACEX系列FPGA 4. FLEX系列FPGA 5. MAX系列CPLD 6. Cyclone系列FPGA低成本FPGA 7. Cyclone II系列FPGA 8. MAX II系列器件 9. Altera宏功能块及IP核

高级ASIC芯片综合中文版，ASIC芯片设计必备工具书，高清PDF资源

EDA序列信号发生和检测器设计实验程序，用Verilog语言设计的，下载到实验仪器测试成功

EDA， Verilog电子钟。显示日期、时钟，可以调时

4位定点除法器，32位的写法也一样，希望verilog HDL 高手指点，初学者参考吧

潘松 EDA-verilog第五版课件