分析了FFT算法的原理,并利用DSPBuilder建立了输入为8点基- 2FFT算法的基本模型,在Simulink和QuartusⅡ中分别进行了仿真,并将仿真结果与Matlab仿真值进行了比
较,实现了8点实序列FFT算法.基于DSPBuilder的FFT算法设计简单,可以重复使用,大大提高了设计效率.
2023-03-28 13:01:00
578KB
1
基于FPGA的DDS信号发生器
自己做的一个DDS信号发生器，基本功能实现，下板验证完成，有输出文件，自己只需要改变管脚分配即可使用。工程简介：
1、硬件：Cyclone Ⅳ系列 EP4CE10F17C8 的FPGA芯片；AN9769的数模转化芯片；LCD12864液晶屏显示。
2、软件：基于Quartus Ⅱ，VerilogHDL硬件描述语言。主要有DDS主模块、赋值、按键控制、按键消抖、按键检测、参数选择、波形选择、LCD显示模块、顶层TOP。
3、内容有：01-工程文件、02-硬件连接、03-设计说明、04-参考资料。
2023-03-17 15:47:07
17KB
1
多路彩灯控制器采用VHDL语言编程,在QuartusⅡ4.0上仿真验证功能。通过下载到ALTERA DE2开发板上来实现具体的硬件设计。该设计是一个16路彩灯控制器,可自由选择3种跑马灯花型,具有清零开关,并且可以选择快慢两种节拍。
2023-02-25 11:08:20
252KB
1
设计任务与要求
设计并制作一台能显示小时、分、秒的数字钟。具体要求如下：
(1) 完成带时、分、秒显示的 24 小时计时功能；
(2) 能完成整点报时功能，要求当数字钟的分和秒计数器计到 59 分 51 秒时，驱动音响
电路，最后一声报时结束，整点时间到；
(3) 完成对“时”和“分”的校时，并能对秒计数器清 0。
2022-12-09 09:04:36
5.64MB
1
一个基于FPGA的6层楼的电梯控制器。该控制器可控制电梯完成6层楼的载客服而且遵循方向优先原则，并能响应提前关门延时关门，并具有超载报警和故障报警；同时指示电梯运行情况和电梯内外请求信息。
2022-10-26 14:01:47
932KB
1
设计一个多功能数字钟，要求如下：
1. 有“时”、“分”、“秒”的十进制数字显示，最大显示值为“23时59分59秒；
2. 有手动校时、较分的功能（时、分单独较正时均不影响其他部分的正常计时）；
3. 任意设置的定时闹钟（用一个发光管的闪烁提示闹钟时间到）。
思考题：
可以用哪些中规模的计数器完成设计，简述之
手动时分校正电路可以有不同的方案吗？请给出电路
2022-06-09 20:19:45
1.63MB
1
资源包含文件：课程设计报告+硬连线控制器指令+源文件
1、设计一个硬连线控制器，和 TEC-8 模型计算机的数据通路结合在一起，构成一个完整的CPU，该 CPU 要求：
① 能够完成控制台操作：启动程序运行、读存储器、写存储器、读寄存器和写寄存器。
② 能够执行表 1 中的指令，完成规定的指令功能。 2、在 QuartusⅡ下对硬布线控制器设计方案进行编程和编译。
3、在编译后的硬布线控制器下载到 TEC-8 实验台上的 ISP 器件 EPM7128 中去，使 EPM7128
成为一个硬布线控制器。
4、根据指令系统，编写检测硬连线控制器正确性的测试程序，并用测试程序对硬布线控制器在单拍方式下进行测试，直到成功。
5、在调试成功的基础上，整理出设计文件。
① 硬连线控制器逻辑模块图；
② 硬连线控制器指令周期流程图；
③ 硬连线控制器的硬件描述语言源程序；
④ 测试程序；
⑤ 设计说明书；
⑥ 调试总结。
详细介绍参考：https://blog.csdn.net/sheziqiong/article/details/122395146?spm=1001.2014.3001.5501
2022-06-08 17:02:51
3.25MB