EPM240 CPLD UART串口通信 verilog Quartus ii 工程源码, 逻辑芯片为EPM240T100C5, quartus ii 10.1逻辑源码工程文件， verilog上电蜂鸣器响一声，3个LED灯闪烁，然后串口数据收发，串口波特率11520，1起始位8数据位1停止位，数据通信协议：发送55 F1 01 (DATA) FF 32路GPIO中的一路输出高，接收数据返回： AA AA BB CC DD 完整的quartus ii 10.1工程文件，可以做为你的设计参考。

SPI工作于模式3，与铁电存储器FM25V01通信实现存储器的读写，已在实验板上实现

SPI通信的Verilog实现 附详细说明

基于FPGA的红外收发的全部程序，实现了红外通信，使用的是verilog代码编写。

FPGA与测温芯片DS18B20的通信实现，用verilog语言编写。有实际验证过的工程，有实验报告，有DS18B20的资料，适合快速了解。

基于xilinx的以太网通信Verilog代码，FPGA与电脑通信

非常好的描述串口通信的verilog代码，非常全，包括收发双方的代码，还涉及到自定义串口通信指令

本文档介绍了一种基于FPGA的数字通信多路时分复用和解复用系统，使用硬件描述语言很好的实现了系统功能。

UART Verilog HDL代码,经过RTL仿真和FPGA验证。 波特率支持9600~921600等8种,并支持灵活可配。

实现rs232通信，基于FPGA的verilog实现，经典范例编码，随时供大家调用