This book instructs readers on the nuances of DRAM design, making it accessible for both
novice and practicing engineers and covering particular information necessary for working
with both the analog and digital circuits present in DRAM chips.
2021-09-03 14:00:10
4.34MB
1
内存的原理和时序（SDRAM、DDR、DDR-Ⅱ、Rambus DRAM）.pdf
2021-08-27 10:16:03
7.14MB
1
本文主要内容：SRAM和DRAM的组成原理、高速缓冲存储器的组成原理、微型计算机中存储器的组成结构、存储器与CPU的连接及内存条的组成、高速缓冲存储器的工作原理
2021-08-17 08:20:17
2.85MB
1
这是一本关于计算机存储系统的书籍，文中介绍了各种存储系统(Cache, DRAM, Disk)的发展历史，内部结构，以及实现方法。本书最后还分析了各种实现方法的成本和性能。
对计算机硬件感兴趣或者学习计算机组成原理的同学不要错过，很有帮助。不过页数有点多，1017p
2021-08-03 09:42:32
16.92MB
1
电子行业周观点：车载显示出货量持续增长，Q3 DRAM价格涨幅或有所收窄.pdf
2021-08-03 09:23:42
1.42MB
此文档对于JESD标准LPDDR4做中文解读，轻松理解LPDDR4标准。
** 行业标准： 作者有数年spec经验, 熟悉JEDEC标准建立的过程.
** 专业: 数年dram问题debug，spec解读专业到位。
** 咨询: 承诺文档解读有疑问，可以免费每天3个问题的解答。
** 退款: 作者承诺如果对于文档解读不满意，可线下联系作者申请退款，作者就有这样的自信敢承诺！
如对内容质量有疑问，可提前私信咨询。
2021-08-03 09:04:25
3.13MB
**重要提醒: 解读已更新到v3, 最后更新时间2021-7-18 194945**
此文档对于JESD标准DDR3做中文解读，轻松理解DDR3标准。
为何有此文档?
> 笔者曾经在dram领域摸爬滚打数年，深深感受到spec标准文档的理解直接影响到dram知识技术的认知和层次，理解spec文档将极大提高dram水平。数年经验化成一篇解读，不要让时间浪费在不断地寻找spec标准含义的过程中，而是站在经验者之上更上一层楼！
祝每个看过此文档的人都可以为"被某国打压的dram技术"增加技术储备！
解读示例:
1 CK_t和CK_c代表什么?
> CK_t: CK True, 代表差分信号的正极性clock, 也就是"真"clock/主clock;
CK_c: CK Complement, 代表差分clock的负极clock.
2 CKE和CK的区别：
> CKE是指dram clock时钟 enable与否，注意它和上面的CK有本质区别，CKE可以
理解为是颗粒侧的时钟，但CK是controller和dram交互的时钟。
CK如果没有了，CKE没有意义。但CK如果有，CKE可有可无。
CKE拉低，颗粒进入power down模式，可以节省功耗。
3 ZQ为什么一般是240欧姆呢?
> 因为一般dram都是通过并联电阻实现设置为指定的电阻值，一般工业级的电阻值
是34, 40, 60, 80, 120欧姆，取最小公倍数，即240欧姆!
......还有更多...
** 本文档不仅仅是DDR3 spec标准文档，而是spec的注释解读 **
** 翻译成中文? 当然不是翻译, 翻译放到网站上随便都可以翻译出来，此文是带着理解的解读! 深挖spec内部的原理，让您事半功倍！不要被spec卡住您的前途！
** 因为解读是注释，即文中黄色或绿色下划线的注解，试读看不到，正在想方法如何显示给大家看。
** 行业标准： 作者有数年spec经验.
** 专业: 数年dram问题debug，spec解读专业到位。
** 咨询: 承诺文档解读有疑问，可以免费每天3个问题的解答。
** 退款: 作者承诺如果对于文档解读不满意，可线下联系作者申请退款，作者就有这样的自信敢承诺！
** 更新: 不定期进行文档更新，保证每读一遍都有不一样的感受。
** 再次提醒: 试读看到的是标准DDR3 spec, 批注注释才是本文档的价值所在!! 千万不要以为仅仅是DDR3 spec!!
2021-07-19 09:00:32
5.28MB