本规范定义了3DS DDR4 SDRAM规格，包括特性、功能、AC和DC特性、封装和球/信号分配。本规范的目的是定义符合8 Gbit至128 Gbit的x4、x8 3DS DDR4 SDRAM器件的最低要求集。本标准是基于JESD79-4 DDR4 SDRAM规范创建的。考虑了3DS DDR4 SDRAM操作变化的每个方面。

RAM工艺节点晶体管在功率和DRAM容量方面的缩放比例使DRAM单元对干扰或瞬态故障更加敏感。 如果按精心操纵的顺序（例如Rowhammer）施加外部应力，则此灵敏度将变得更差。 与Rowhammer相关的论文是在JEDEC之外撰写的，但是这些论文中使用的某些假设并不能很清楚或正确地解释问题，因此业内对此知识的理解还不够准确。 该出版物定义了该问题，并建议采取以下缓解措施来解决整个DRAM行业或学术界的此类担忧。

恩智浦SE团队做的一个针对i.MXRT系列的SDRAM压力测试上位机工具

当DRAM的电容器存储了电荷时，对于FET来说，形成反偏置状态，必然会发生漏电流，图1中图示了这一点。因为在如图所示的方向上存在电流，因此DRAM单元的电容器将必然进行放电。所以，需要定期将单元的状态恢复为初始状态，这称为刷新操作。            图1 DRAM单元的漏电流 　　通过时间过程与单元电压的关系表示的刷新操作思路如图2所示。如果放置电容器则电容器极间电压将如图中虚线那样按指数函数下降，一旦超过阈值，则存储状态将发生反相。因此，在超越阈值之前，必须定期将存储状态恢复为原始的水平，即进行刷新。执行刷新操作的方式存在若干种，这些将在后面进行叙述。 图2  刷新操作

常见存储器概念辨析:ROM、SDRAM、RAM、DRAM、SRAM、FLASH的区别

用于博客引用。 本书写的十分成体系，详细，还有比较易懂的仓库例子。就是有点老，DDR3后面的没怎么找到，不过原理都一样了。关于内存入门，非常非常推荐的一本书。反正是我读过最系统最好的（中文）。 图片有“存储时代”水印。

分别基于Hynix公司的SRAM HY64UD16322A和DRAM HY57V281620E，介绍了采用两种不同的RAM结构，通过CPLD来设计并实现大容量FIFO的方法。

本文档详细介绍了dram的历史发展中出现的不同技术，以及技术对应的解决方案 这是最详细的介绍, 把基本DDR 到DDR5，LPDDR 到LPDDR5的所有技术都有涉及. 本文花费周期约一年，记录DDR系列和LPDDR系列重要技术的来源和内部原理， 掌握它们会对于理解dram技术有非常大的帮助. 比如: 1 prefetch和burst length的关系 2 ODT技术的阻抗匹配内幕是什么? 3 LPDDR4 LVSTL IO模型的优点 ...... ** 行业标准： 作者有数年spec经验, 熟悉JEDEC标准建立的过程. ** 专业: 数年dram问题debug，spec解读专业到位。 ** 咨询: 承诺文档解读有疑问，可以免费每天3个问题的解答。 ** 退款: 作者承诺如果对于文档解读不满意，可线下联系作者申请退款，作者就有这样的自信敢承诺！ 如对内容质量有疑问，可提前私信咨询。

针对PCM的模拟器 可以基于trace进行模拟 也可以进行全系统的模拟

这是一篇特别特别好的文章，详细，适合对内存一无所知的初学者。 今天，在很多人希望了解内存技术而众多媒体的文章又“力不从心”时，我们觉得有必要再次站出来以正视听，也就是说，我们这次的专题不再以内存使用为中心，更多的是纯技术性介绍，并对目前现存的主要内存技术误区进行重点纠正。 在最后要强调的是，本专题以技术为主，由于篇幅的原因，不可能从太浅的方面入手，所以仍需要有一定的技术基础作保证，而对内存感兴趣的读者则绝不容错过，这也许是您最好的纠正错误认识的机会！ 在本专题里，当讲完内存的基本操作之后，我们会给大家讲一个仓库的故事，从中相信您会更了解内存这个仓库是怎么工作的，希望您能喜欢。